[发明专利]双镶嵌结构的结构和形成方法在审

专利信息
申请号: 201410800485.2 申请日: 2014-12-19
公开(公告)号: CN105374772A 公开(公告)日: 2016-03-02
发明(设计)人: 彭泰彥;谢志宏 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L23/48 分类号: H01L23/48;H01L21/768;H01L21/311
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 镶嵌 结构 形成 方法
【权利要求书】:

1.一种半导体器件结构,包括:

半导体衬底;

导电部件,位于所述半导体衬底上方;

介电层,位于所述导电部件和所述半导体衬底上方;

通孔,位于所述介电层中,其中,所述通孔具有椭圆形的截面;

沟槽,位于所述介电层中,其中,所述通孔从所述沟槽的底部开始延 伸,并且所述沟槽的沟槽宽度宽于所述通孔的孔宽度;以及

至少一种导电材料,填充所述通孔和所述沟槽,并且电连接至所述导 电部件。

2.根据权利要求1所述的半导体器件结构,其中:

所述沟槽具有第一侧壁和与所述第一侧壁相对的第二侧壁,所述第一 侧壁与所述通孔横向隔开第一距离,并且所述第二侧壁与所述通孔横向隔 开第二距离。

3.根据权利要求2所述的半导体器件结构,其中,所述第一距离基本 等于所述第二距离。

4.根据权利要求3所述的半导体器件结构,其中,所述导电部件的线 宽基本等于所述沟槽宽度。

5.根据权利要求3所述的半导体器件结构,其中,所述沟槽宽度在大 约7nm至大约20nm的范围内。

6.根据权利要求1所述的半导体器件结构,其中:

所述介电层具有上部和下部,

所述上部环绕所述沟槽,

所述下部环绕所述通孔,并且

在所述上部和所述下部之间没有蚀刻停止层。

7.一种半导体器件结构,包括:

半导体衬底;

导电部件,位于所述半导体衬底上方,所述导电部件具有线宽;

介电层,位于所述导电部件和所述半导体衬底上方;

通孔,位于所述介电层中;

沟槽,位于所述介电层中,其中,所述通孔从所述沟槽的底部开始延 伸,并且所述沟槽的沟槽宽度宽于所述通孔的孔宽度且基本等于所述线宽; 以及

至少一种导电材料,填充所述通孔和所述沟槽并且电连接至所述导电 部件。

8.根据权利要求7所述的半导体器件结构,其中:

所述沟槽具有第一侧壁和与所述第一侧壁相对的第二侧壁,所述第一 侧壁与所述通孔横向隔开第一距离,所述第二侧壁与所述通孔横向隔开第 二距离。

9.一种用于形成半导体器件结构的方法,包括:

提供半导体衬底,在所述半导体衬底上形成有导电部件;

在所述半导体衬底和所述导电部件上方形成介电层;

在所述介电层上方形成硬掩模,所述硬掩模具有与所述导电部件对准 的沟槽开口;

在所述硬掩模上方形成掩模层,所述掩模层具有跨过所述沟槽开口延 伸的孔开口并且露出所述沟槽开口的一部分;

通过所述孔开口和所述沟槽开口之间的重叠部分蚀刻所述介电层,以 在所述介电层中形成通孔;

部分地去除所述硬掩模以扩大所述沟槽开口;

通过扩大的沟槽开口蚀刻所述介电层以在所述介电层中形成沟槽;以 及

在所述沟槽和所述通孔中填充至少一种导电材料。

10.根据权利要求9所述的用于形成半导体器件结构的方法,其中, 所述导电部件的线宽宽于所述沟槽开口的宽度。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410800485.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top