[发明专利]双镶嵌结构的结构和形成方法

说明书

技术领域

本发明涉及双镶嵌结构的结构和形成方法。

背景技术

半导体集成电路(IC)经历了快速的发展。IC材料和设计的技术进步 产生了多代IC，每一代都比上一代具有更小且更复杂的电路。在IC演进 的过程中，功能密度(即，每芯片面积互连器件的数量)通常增加，而部 件尺寸(即，可使用制造工艺制造的最小部件)减小。这种比例缩小工艺 通常通过增加生产效率和降低相关成本来提供效益。

该产业所使用的满足器件密度要求的一种方法为使用用于互连结构的 镶嵌和双镶嵌结构。在双镶嵌工艺中，利用开口沟槽图案化下面的绝缘层。 此后，沉积导体并将其抛光至绝缘层的平面以形成图案化导体部件。双镶 嵌工艺使用类似的方式并通过单个沉积导体工艺填充两个部件(沟槽和通 孔)。

然而，随着部件尺寸的缩小和密度要求的增加，部件(诸如互连结构) 之间的间距减小。结果，制造工艺越来越难以进行。在半导体器件中形成 具有越来越短的间距的互连结构成为挑战。

发明内容

为解决现有技术中存在的问题，根据本发明的一个方面，提供了一种 半导体器件结构，包括：半导体衬底；导电部件，位于半导体衬底上方； 介电层，位于导电部件和半导体衬底上方；通孔，位于介电层中，其中， 通孔具有椭圆形的截面；沟槽，位于介电层中，其中，通孔从沟槽的底部 开始延伸，并且沟槽的沟槽宽度宽于通孔的孔宽度；以及至少一种导电材 料，填充通孔和沟槽，并且电连接至导电部件。

根据本发明的一个实施例，沟槽具有第一侧壁和与第一侧壁相对的第 二侧壁，第一侧壁与通孔横向隔开第一距离，并且第二侧壁与通孔横向隔 开第二距离。

根据本发明的一个实施例，第一距离基本等于第二距离。

根据本发明的一个实施例，导电部件的线宽基本等于沟槽宽度。

根据本发明的一个实施例，沟槽宽度在大约7nm至大约20nm的范围 内。

根据本发明的一个实施例，介电层具有上部和下部，上部环绕沟槽， 下部环绕通孔，并且在上部和下部之间没有蚀刻停止层。

根据本发明的一个实施例，还包括位于半导体衬底和介电层之间的蚀 刻停止层。

根据本发明的另一方面，提供了一种半导体器件结构，包括：半导体 衬底；导电部件，位于半导体衬底上方，导电部件具有线宽；介电层，位 于导电部件和半导体衬底上方；通孔，位于介电层中；沟槽，位于介电层 中，其中，通孔从沟槽的底部开始延伸，并且沟槽的沟槽宽度宽于通孔的 孔宽度且基本等于线宽；以及至少一种导电材料，填充通孔和沟槽并且电 连接至导电部件。

根据本发明的一个实施例，沟槽具有第一侧壁和与第一侧壁相对的第 二侧壁，第一侧壁与通孔横向隔开第一距离，第二侧壁与通孔横向隔开第 二距离。

根据本发明的一个实施例，第一距离基本等于第二距离。

根据本发明的一个实施例，沟槽宽度在大约7nm至大约20nm的范围 内。

根据本发明的一个实施例，通孔具有基本为圆形的截面。

根据本发明的一个实施例，介电层具有上部和下部，上部环绕沟槽， 下部环绕通孔，并且在上部和下部之间没有蚀刻停止层。

根据本发明的又一方面，提供了一种用于形成半导体器件结构的方法， 包括：提供半导体衬底，在半导体衬底上形成有导电部件；在半导体衬底 和导电部件上方形成介电层；在介电层上方形成硬掩模，硬掩模具有与导 电部件对准的沟槽开口；在硬掩模上方形成掩模层，掩模层具有跨过沟槽 开口延伸的孔开口并且露出沟槽开口的一部分；通过孔开口和沟槽开口之 间的重叠部分蚀刻介电层，以在介电层中形成通孔；部分地去除硬掩模以 扩大沟槽开口；通过扩大的沟槽开口蚀刻介电层以在介电层中形成沟槽； 以及在沟槽和通孔中填充至少一种导电材料。

根据本发明的一个实施例，导电部件的线宽宽于沟槽开口的宽度。

根据本发明的一个实施例，导电部件的线宽基本等于扩大的沟槽开口 的宽度。

根据本发明的一个实施例，还包括：在部分地去除硬掩模之前，在通 孔中形成保护层。

根据本发明的一个实施例，还包括：在部分地去除硬掩模之前，回蚀 保护层，使得保护层的顶面低于硬掩模的表面。