[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(DieStacking)、封装堆叠(PackageStacking)和基于硅通孔(ThroughSiliconVia，TSV)的三维(3D)堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

在硅通孔技术应用中，通常要对硅等材料进行深通孔刻蚀，通过刻蚀形成的深通孔在芯片和芯片之间、硅片与硅片之间制作垂直导通，从而实现芯片和芯片之间的互连。现有刻蚀硅通孔的方法通常包括等离子体刻蚀步骤和侧壁聚合物沉积步骤，通过循环进行上述步骤可以形成深度较大，侧壁较垂直的硅通孔。

但是现有技术形成的硅通孔的侧壁表面通常比较粗糙，导致在硅通孔内填充的导电材料的质量较差，从而影响半导体器件中的电连接性能。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，降低形成的通孔的侧壁粗糙度。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成具有开口的掩膜层，所述开口暴露出部分半导体衬底的表面；沿所述开口刻蚀所述半导体衬底，在所述半导体衬底内形成第一通孔；对所述第一通孔的侧壁表面进行氧化处理，形成氧化层，然后去除所述氧化层，形成第二通孔，使所述第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度，或者对所述第一通孔侧壁进行退火处理，形成第二通孔，使所述第二通孔的侧壁粗糙度小于第一通孔的侧壁粗糙度。

可选的，所述氧化层的厚度为

可选的，所述氧化处理采用的方法包括：紫外氧化、臭氧氧化、化学氧化或低温快速热氧化。

可选的，所述氧化处理在氧等离子体氛围下进行。

可选的，通过对所述氧化处理采用的氧化气体进行微波辐射，形成等离子体。

可选的，所述微波辐射的功率为400W～4000W，形成的等离子体的密度为1E15atoms/cm²～2E16atoms/cm²。

可选的，所述退火处理在惰性气体氛围下进行。

可选的，所述退火处理在H₂氛围下进行。

可选的，所述退火处理的压强为5torr～760torr，温度为400℃～1000℃。

可选的，在所述退火处理过程中，第一通孔侧壁表面的硅原子发生重组。

可选的，所述退火处理的方法包括：激光退火、闪光退火、快速热退火或炉管退火。

可选的，采用干法刻蚀工艺刻蚀所述半导体衬底，形成第一通孔。

可选的，所述干法刻蚀工艺采用的刻蚀气体为HCl、以及CF₄、CHF₃、C₂F₆中的一种或多种，刻蚀功率为100W～500W，偏置电压为0V～10V，温度为40℃～100℃。

可选的，形成所述掩膜层的方法包括：在所述半导体衬底表面形成掩膜材料层；对所述掩膜材料层图形化，形成具有开口的掩膜层。

可选的，所述掩膜层的材料为光刻胶、无定形碳、SiO₂、SiN、SiON、TiN、TaN、SiN、SiCN、SiC或BN。

可选的，还包括：在所述第二通孔内填充金属材料，形成填充满第二通孔的金属层。

可选的，所述金属层的材料为铝、铜或钨。

与现有技术相比，本发明的技术方案具有以下优点：