[发明专利]一种解决FPGA保持时间不满足的方法有效
| 申请号： | 201410806609.8 | 申请日： | 2014-12-23 |
| 公开（公告）号： | CN104598670B | 公开（公告）日： | 2019-03-12 |
| 发明（设计）人： | 周玉龙;童元满;李仁刚 | 申请（专利权）人： | 浪潮电子信息产业股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 济南信达专利事务所有限公司 37100 | 代理人： | 姜明 |
| 地址： | 250101 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 解决 fpga 保持 时间 不满足 方法 | ||
1.一种解决FPGA保持时间不满足的方法，其特征在于，该方法具体包括如下步骤：(1)对模块进行面积约束；(2)对Block RAM的位置进行物理位置约束；(3)加大和Block RAM的接口信号的data path；(4)对Block RAM的接口信号进行物理位置约束；
所述(1)对模块进行面积约束，是指对时序要求比较高的模块进行面积约束；具体实现方式如下：
对要进行面积约束的模块取个别名:pblock_u_module_inst；
对要进行面积约束的模块进行区域约定，让其在划定的区域内进行布局布线,FPGA厂商Xilinx的约束区域为SLICE_X0Y310到SLICE_X83Y359；
所述(3)加大和Block RAM的接口信号的data path，是指对数据进行两次取反，然后通过XILINX原语保持此信号；具体实现方式如下：
定义变量，变量的名称能任意指定：data，data1，data2，dataitfc；
根据定义的变量，将变量data取反，然后赋值给变量data1；
根据定义的变量，将变量data1取反，然后赋值给变量data2；
根据定义的变量，将变量data2赋值给变量dataitfc；
所述(2)对Block RAM的位置进行物理位置约束，具体实现方式如下：
对要约束的data_ram进行位置约束，让设计中的RAM约束在FPGA芯片中的指定位置上,FPGA厂商Xilinx的约束位置为RAMB36_X1Y59；
所述(4)对Block RAM的接口信号进行物理位置约束，具体实现方式如下：
将要约束的信号data_ram_itfc进行指定约束值，FPGA厂商Xilinx通过BEL指定信号data_ram_itfc约束值为BFF；
对要约束的信号data_ram_itfc进行位置约束，让信号约束在FPGA芯片中的指定位置上，FPGA厂商Xilinx的约束位置为SLICE_X33Y327。
2.根据权利要求1所述一种解决FPGA保持时间不满足的方法，其特征在于，对Aurora模块进行面积约束。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司，未经浪潮电子信息产业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410806609.8/1.html，转载请声明来源钻瓜专利网。
