[发明专利]用于集成电路的布局设计的系统和方法

权利要求书

1.一种用于集成电路的布局设计的方法，包括：

将第一掩模图案的所有导电线路沿第一方向布置，其中，所述第一掩模图案的导电线路位于第一导电层中；以及

将第二掩模图案的所有导电线路沿第一方向布置，其中，所述第二掩模图案的导电线路位于所述第一导电层中，并且所述第二掩模图案沿不同于所述第一方向的第二方向偏离所述第一掩模图案；

将第三掩模图案的所有导电线路沿第三方向布置，其中，所述第三掩模图案的导电线路位于第二导电层中，并且所述第三方向不同于所述第一方向，所述第二导电层不同于所述第一导电层；

其中，所述第三掩模图案的所有导电线路中的至少一个导电线路是多晶硅，并且所述第一掩模图案、所述第二掩模图案或所述第三掩模图案的导电线路连接第一晶体管的源极至第二晶体管的漏极，其中，所述第一晶体管和所述第二晶体管是第一传输栅极的一部分。

2.根据权利要求1所述的方法，其中，布置所述第一掩模图案的所有导电线路和布置所述第二掩模图案的所有导电线路进一步在单元中形成传输栅极。

3.根据权利要求2所述的方法，其中，所述布置进一步形成通过一个或多个所述导电线路电连接至第一NMOS器件的第一PMOS器件、和通过一个或多个所述导电线路电连接至第二NMOS器件的第二PMOS器件。

4.根据权利要求1所述的方法，其中，所述第一方向垂直于所述第二方向。

5.根据权利要求1所述的方法，其中，所述第一方向垂直于第三方向。

6.根据权利要求1所述的方法，其中，通孔将所述第一掩模图案的导电线路中的至少一个导电线路电连接至所述第三掩模图案的导电线路中的至少一个导电线路。

7.根据权利要求1所述的方法，其中，所述第一掩模图案的导电线路的数量为偶数，所述第二掩模图案的导电线路的数量为偶数，所述第一掩模图案的导电线路连接至电源电压，并且所述第二掩模图案的导电线路连接至接地电压。

8.根据权利要求1所述的方法，其中，所述第一掩模图案的导电线路的数量为奇数，所述第二掩模图案的导电线路的数量为偶数，所述第一掩模图案的第一导电线路连接至电源电压，并且所述第一掩模图案的第二导电线路连接至接地电压。

9.一种集成电路，包括：

第一组导电线路，沿第一方向位于第一导电层中，在不同于所述第一方向的方向上不具有所述第一组导电线路中的导电线路；以及

第二组导电线路，沿所述第一方向位于所述第一导电层中，在不同于所述第一方向的方向上不具有导电线路，其中，所述第一导电层仅含有所述第一组导电线路和所述第二组导电线路中的导电线路，并且所述第二组导电线路以小于所述第一组导电线路的节距的量偏离所述第一组导电线路；

第三组导电线路，沿第二方向位于第二导电层中，在不同于所述第二方向的方向上不具有导电线路，其中，所述第二方向不同于所述第一方向，所述第二导电层不同于所述第一导电层；

其中，所述第三组导电线路的至少一个导电线路是多晶硅，并且所述第一组导电线路、所述第二组导电线路或所述第三组导电线路的导电线路连接第一晶体管的源极至第二晶体管的漏极，其中，所述第一晶体管和所述第二晶体管是第一传输栅极的一部分。

10.根据权利要求9所述的集成电路，其中，通孔将所述第一组导电线路的至少一个导电线路电连接至所述第三组导电线路的至少一个导电线路。

11.根据权利要求9所述的集成电路，其中，所述第一组导电线路或所述第二组导电线路中的一个导电线路是金属并且所述第三组导电线路中的一个导电线路是金属。