[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法，且特别是有关于一种 具有空气间隙的半导体元件及其制造方法。

背景技术

在目前提高半导体元件集成度的趋势下，会依据设计规则缩小元件的 尺寸。然而，随着尺寸愈来愈小，电容-电阻延迟(resistor-capacitordelay， RCdelay)以及各组成构件之间的电性干扰使得集成电路的速度受限，并 影响其可靠性与稳定性。因此，电容-电阻延迟造成半导体元件效能降低， 为目前亟需解决的问题。

发明内容

本发明提供一种半导体元件及其制造方法，其在相邻栅极结构之间形 成空气间隙，而能够有效地防止栅极结构之间的电容-电阻延迟，并改善各 组成构件之间的电性干扰，以进一步提升半导体元件的效率。

本发明提供一种半导体元件，包括配置于基底上的多个叠层结构；以 及配置于基底上，覆盖叠层结构的介电层。相邻两个叠层结构之间具有空 气间隙，空气间隙的顶端高于叠层结构的顶端。

依照本发明一实施例所述，在上述半导体元件中，所述空气间隙具有 一宽部与一窄部，所述宽部位于所述窄部之下。

依照本发明一实施例所述，在上述半导体元件中，所述叠层结构包括 硅化金属层，所述硅化金属层具有第一部分与第二部分，所述第一部分位 于所述第二部分之下，所述硅化金属层的所述第一部分的最大宽度小于所 述硅化金属层的所述第二部分的最大宽度，所述空气间隙的所述宽部的最 大宽度位于相邻两个所述叠层结构之间，并且低于所述硅化金属层的所述 第二部分。

依照本发明一实施例所述，在上述半导体元件中，所述空气间隙具有 一宽部、第一窄部与第二窄部，所述第一窄部位于所述第二窄部之下，所 述宽部位于所述第一窄部与所述第二窄部之间。

依照本发明一实施例所述，在上述半导体元件中，所述叠层结构包括 硅化金属层与硬掩模层，所述硬掩模层配置于所述硅化金属层上，所述硅 化金属层具有第一部分与第二部分，所述硅化金属层的所述第一部分位于 所述硅化金属层的所述第二部分之下，所述硅化金属层的所述第一部分的 最大宽度大于所述硅化金属层的所述第二部分的最大宽度，所述空气间隙 的所述宽部的最大宽度位于相邻两个所述叠层结构之间，并且低于所述硬 掩模层，高于所述硅化金属层的所述第一部分。

依照本发明一实施例所述，在上述半导体元件中，所述空气间隙的剖 面为保龄球瓶形、飞碟形。

依照本发明一实施例所述，在上述半导体元件中，所述硅化金属层的 剖面为磨菇形、倒T形。

本发明还提供一种半导体元件的制造方法，包括：于基底上形成多个 叠层结构。于相邻两个所述叠层结构之间形成第一介电层，所述第一介电 层的上表面低于所述叠层结构的上表面，裸露出部分所述叠层结构。使部 分所述叠层结构形成为硅化金属层。移除部分所述第一介电层，以形成多 个凹槽。于所述基底上形成第二介电层，覆盖所述叠层结构，并在相邻两 个所述叠层结构之间形成空气间隙，所述空气间隙的顶端高于所述叠层结 构的顶端。

依照本发明一实施例所述，上述半导体元件的制造方法更包括：于裸 露出的部分所述叠层结构的侧壁上形成间隙壁，所述间隙壁包括非晶硅或 多晶硅。使所述间隙壁形成为部分所述硅化金属层。

依照本发明一实施例所述，在上述半导体元件的制造方法中，所述硅 化金属层具有第一部分与第二部分，所述第一部分位于所述第二部分之下， 所述第一部分的最大宽度小于所述第二部分的最大宽度。

依照本发明一实施例所述，在上述半导体元件的制造方法中，所述硅 化金属层具有第一部分与第二部分，所述第一部分位于所述第二部分之下， 所述第一部分的最大宽度大于所述第二部分的最大宽度。

基于上述，本发明提供的半导体元件及其制造方法，可在相邻两个栅 极结构之间形成空气间隙，且所形成的空气间隙的高度高于栅极结构，因 此可有效地防止栅极结构之间的电容-电阻延迟，并改善各组成构件之间的 电性干扰，进一步提升半导体元件的效能。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配 合所附图式作详细说明如下。

附图说明

图1A至图1H为根据本发明一实施例所绘示的半导体元件的制造流 程剖面示意图。