[发明专利]具有栅极堆叠件的半导体器件的结构和形成方法

说明书

本发明提供了具有栅极堆叠件的半导体器件的结构和形成方法。本发明提供了半导体器件的结构和形成方法。半导体器件包括半导体衬底和位于该半导体衬底上方的第一栅电极。半导体器件还包括介于第一栅电极和半导体衬底之间的第一栅极介电层。半导体器件还包括位于半导体衬底上方的第二栅电极。第二栅电极具有上部和介于上部与半导体衬底之间的下部，并且上部宽于下部。此外，半导体器件包括介于第二栅电极和半导体衬底之间的第二栅极介电层。

技术领域

本发明涉及具有栅极堆叠件的半导体器件的结构和形成方法。

背景技术

半导体集成电路(IC)行业已经历了快速发展。IC材料和设计在技术上的进步已产生数代IC。每一代比前一代具有更小和更复杂的电路。

在IC演变过程中，通常增大了功能密度(即，在每个芯片面积内互连器件的数量)，但缩小了几何尺寸(即，使用制造工艺可以得到的最小部件(或线))。这种按比例缩小工艺的优点在于通常提高了生产效率和降低了相关成本。然而，这些进步也增加了加工和制造IC的复杂度。

因为部件尺寸继续减小，所以制造工艺继续变得更难以实施。因此，形成越来越小尺寸的可靠半导体器件是一种挑战。

发明内容

为解决现有技术中存在的问题，根据本发明的一个方面，提供了一种半导体器件，包括：半导体衬底；第一栅电极，位于半导体衬底上方；第一栅极介电层，介于第一栅电极和半导体衬底之间；第二栅电极，位于半导体衬底上方，其中，第二栅电极具有上部和介于上部与半导体衬底之间的下部，并且上部宽于下部；以及第二栅极介电层，介于第二栅电极和半导体衬底之间。

根据本发明的一个实施例，第一栅电极具有上部和位于上部与半导体衬底之间的下部，并且第一栅电极的下部宽于第二栅电极的下部。

根据本发明的一个实施例，第一角度介于第一栅电极的下部的侧壁和第一栅电极的底部之间，第二角度介于第二栅电极的下部的侧壁和第二栅电极的底部之间，并且第二角度大于第一角度。

根据本发明的一个实施例，第二角度处于约90度至约130度的范围内。

根据本发明的一个实施例，第一栅电极的上部与第一栅电极的下部基本一样宽。

根据本发明的一个实施例，第一栅电极的上部宽于第一栅电极的下部。

根据本发明的一个实施例，第二栅电极的下部具有倾斜的侧壁。

根据本发明的一个实施例，第一栅电极具有上部和介于上部与半导体衬底之间的下部，并且第一栅电极的下部具有基本垂直的侧壁。

根据本发明的一个实施例，还包括第三栅电极，第三栅电极位于半导体衬底上方且介于第一栅电极和第二栅电极之间，其中，第三栅电极与第一栅电极分隔开第一距离，第三栅电极与第二栅电极分隔开第二距离，以及第二距离大于第一距离。

根据本发明的一个实施例，第三栅电极具有上部和介于上部与半导体衬底之间的下部，第三栅电极的下部具有第一侧壁和第二侧壁，第一侧壁介于第二侧壁和第一栅电极之间，第三角度介于第三栅电极的第一侧壁和底部之间，第四角度介于第三栅电极的第二侧壁和底部之间，以及第四角度大于第三角度。

根据本发明的另一方面，提供了一种半导体器件，包括：半导体衬底；第一栅电极，位于半导体衬底上方；第一栅极介电层，介于第一栅电极和半导体衬底之间；第二栅电极，位于半导体衬底上方，其中，第二栅电极的下部沿着向半导体衬底的方向逐渐缩小；以及第二栅极介电层，介于第二栅电极和半导体衬底之间。

根据本发明的一个实施例，第二栅电极的下部的宽度小于第一栅电极的下部的宽度。