[发明专利]半导体存储器件有效
申请号: | 201410817577.1 | 申请日: | 2014-12-24 |
公开(公告)号: | CN105006246B | 公开(公告)日: | 2020-12-08 |
发明(设计)人: | 朴珉秀;丘泳峻 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C11/40 | 分类号: | G11C11/40 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 俞波;许伟群 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储 器件 | ||
1.一种半导体存储器件,包括:
主芯片,其适于基于读取命令产生多个第一控制信号和第二控制信号;以及
多个从属芯片,每个从属芯片适于锁存从包括在对应的从属芯片中的多个存储器单元读取的数据,并且基于从所述主芯片提供的所述第一控制信号中对应的控制信号来将锁存的数据传送至所述主芯片,
其中,所述主芯片基于所述第一控制信号来锁存从所述从属芯片传送的数据,而基于所述第二控制信号输出锁存在所述主芯片中的数据,
其中,所述主芯片包括控制信号发生块,所述控制信号发生块适于响应于列地址选通延时而产生所述第二控制信号和与所述多个从芯片相对应的所述第一控制信号。
2.如权利要求1所述的半导体存储器件,其中,所述主芯片还包括:
信号组合块,其适于对所述第一控制信号进行组合且输出组合信号;以及
第一管道锁存块,其适于基于所述组合信号来锁存从所述从属芯片传送的数据,而基于所述第二控制信号输出锁存在所述第一管道锁存块中的数据。
3.如权利要求2所述的半导体存储器件,其中,所述从属芯片中的每个包括:
第二管道锁存块,其适于锁存从包括在对应的从属芯片中的存储器单元读取的数据,并且基于对应的第一控制信号来输出锁存在所述第二管道锁存块中的数据。
4.如权利要求3所述的半导体存储器件,其中,所述主芯片的所述第一管道锁存块和所述从属芯片中每个的所述第二管道锁存块包括多个锁存电路,并且包括在每个从属芯片的所述第二管道锁存块中的锁存电路的数目与包括在所述第一管道锁存块中的锁存电路的数目成反比。
5.如权利要求1所述的半导体存储器件,其中,所述从属芯片层叠在所述主芯片的上部中。
6.如权利要求5所述的半导体存储器件,其中,所述从属芯片具有穿通硅通孔,所述数据经由所述穿通硅通孔传送至所述主芯片。
7.一种半导体存储器件,包括:
多个层叠的存储芯片,包括第一存储芯片和多个第二存储芯片,每个第二存储芯片适于响应于读取命令来从包括于其中的多个存储器单元读取数据,以及响应于多个第一控制信号中对应的控制信号来输出读取的数据,
其中,所述第一存储芯片包括:
控制信号发生块,其适于响应于列地址选通延时而产生第二控制信号和与所述多个第二存储芯片相对应的所述第一控制信号;以及
第一管道锁存块,其适于基于所述第一控制信号来锁存从所述存储芯片输出的数据,而基于所述第二控制信号将锁存的数据输出至数据焊盘。
8.如权利要求7所述的半导体存储器件,其中,所述第一存储芯片还包括:
信号组合块,其适于对所述第一控制信号进行组合,并且将组合的信号传送至所述第一管道锁存块。
9.如权利要求7所述的半导体存储器件,其中,所述多个第二存储芯片中的每个包括:
第二管道锁存块,其适于锁存读取的数据,以及基于对应的第一控制信号输出锁存在所述第二管道锁存块中的数据。
10.如权利要求9所述的半导体存储器件,其中,所述第一管道锁存块和所述第二管道锁存块包括多个锁存电路,并且包括在每个第二存储芯片的所述第二管道锁存块中的锁存电路的数目与包括在所述第一管道锁存块中的锁存电路的数目成反比。
11.如权利要求7所述的半导体存储器件,其中,所述存储芯片具有穿通硅通孔,所述数据经由所述穿通硅通孔传送。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410817577.1/1.html,转载请声明来源钻瓜专利网。