[发明专利]一种半导体芯片的制造方法在审
申请号: | 201410820428.0 | 申请日: | 2014-12-25 |
公开(公告)号: | CN104409583A | 公开(公告)日: | 2015-03-11 |
发明(设计)人: | 田艳红;汪延明;许顺成;马欢 | 申请(专利权)人: | 湘能华磊光电股份有限公司 |
主分类号: | H01L33/00 | 分类号: | H01L33/00 |
代理公司: | 北京聿宏知识产权代理有限公司 11372 | 代理人: | 吴大建;刘华联 |
地址: | 423038 湖*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 芯片 制造 方法 | ||
技术领域
本发明涉及半导体领域,特别涉及一种半导体芯片的制造方法。
背景技术
在半导体芯片中,绝缘层用以对半导体进行电绝缘,防止半导体层处的漏电,确保电流按照正确的路径流动,从而实现半导体的例如发光等的功能。另外,在发光半导体芯片中,该绝缘层必须可透光。
在目前的半导体芯片的制造中,通常使用等离子体增强化学气相沉积、电子束轰击蒸发镀膜或者溅射镀膜等方法来将二氧化硅沉积在半导体层上,从而制造出二氧化硅的绝缘层。
但是,这样的二氧化硅绝缘层与半导体材料的接触性不佳,容易脱落,不能得到良好的绝缘效果。特别是,在对这种芯片进行免打线封装时,由于导电胶不仅覆盖住电极,而且还覆盖了部分半导体层,因此若半导体层处的绝缘层性能不好,则半导体层会与导电胶电接触。这样,来自P型电极的电流会不流经N型电极而直接从半导体层流出,导致半导体芯片的例如发光等功能无法实现。也就是说,特别是在免打线封装时,这种具有二氧化硅绝缘层的半导体芯片的漏电良率较低。另外,沉积二氧化硅的设备和原料昂贵,工艺繁琐,且生产率低。
发明内容
本发明旨在提供一种半导体芯片的制造方法,其能够提高绝缘性能,甚至在免打线封装时也能实现良好的绝缘,提高了免打线封装时的漏电良率。另外,本发明旨在提供一种半导体芯片的制造方法,其不需要昂贵复杂的设备,操作简单,生产率高。
根据本发明,提供了一种半导体芯片的制造方法。所述方法包括以下步骤:
a)在衬底上依次层叠N型半导体层、有源层、P型半导体层从而制备外延片;
b)在所述外延片上沉积透明导电层;
c)通过对所述透明导电层、所述P型半导体层、所述有源层进行区域蚀刻从而分别漏出P型半导体层和N型半导体层;
d)在漏出的透明导电层上制造P型电极、在漏出的N型半导体层上制造N型电极;
e)在上述步骤所得到的结构体上制造绝缘层。
其中,在制造绝缘层的步骤包括以下步骤:
e1)涂覆并烘烤紫外线固化胶;
e2)将紫外线掩板放置在紫外线固化胶上方,并使用紫外线照射紫外线固化胶以固化紫外线固化胶;
e3)除去未固化的紫外线固化胶。
其中,制造外延片的方法可采用现有技术领域的方法,在此不再复述。
在一个实施例中,在外延片上沉积透明导电层的方法可以选自磁控溅射法或电子束蒸发法等,透明导电层的材料为氧化铟锡。
在一个实施例中,对透明导电层、P型半导体层、有源层中的任意一个进行蚀刻可采用干法蚀刻或湿法蚀刻。
在一个实施例中,制造P型或N型电极的材料可以是选自Ni、Al、Cr、Ni、Au等的一种或多种,制造P型或N型电极的方法可以是电子枪蒸镀法等。
在一个实施例中,掩板可以是铬制成的板,有镂空的图案。掩板还可以由其他能够遮挡紫外线的材料制成。
在一个实施例中,涂覆所述紫外线固化胶的方法为:使用自动匀胶机来涂覆紫外线固化胶,以得到厚度均匀的涂层。在一个实施例中,涂覆的紫外线固化胶层的厚度约为500nm~3000nm。
在另一个实施例中,紫外线固化胶可以是东莞宝明亮股份有限公司生产的型号为UV-512的产品,用于照射该紫外线固化胶的紫外线的波长为360~365nm,紫外线的曝光能量为3800~5500mj(兆焦耳),紫外线的照射时间为6~10秒。
在一个实施例中,使用乙醇来除去未固化的所述紫外线固化胶,可将紫外线固化胶浸泡在室温乙醇中,浸泡时间优选约为1~3分钟。
通过使用紫外线固化胶来制造绝缘层,得到的绝缘层绝缘性优良,从而提高了漏电良率,另外,对本发明的半导体芯片进行免打线封装时和传统工艺相比,漏电良率得以提高。此外,使用紫外线固化胶来制造绝缘层,还具有制造工艺简单、不易脱落的优点。
另外,和使用化学气相沉积等方法来制造SiO2绝缘层相比,根据本发明的方法生产的半导体芯片,制造紫外线固化胶的绝缘层具有工艺简单,工序少,因此提高了生产效率的优点。另外,由于使用紫外线固化胶来制造绝缘层不需要复杂昂贵的化学气相沉积设备,因此降低了生产成本。
附图说明
图1是半导体芯片的结构示意图。
图2是在实施例1和实施例2中制造绝缘层的流程图。
图3是在比较例中制造绝缘层的流程图。
图4是将半导体芯片用于打线封装时的示意图。
图5是将半导体芯片用于免打线封装时的示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于湘能华磊光电股份有限公司,未经湘能华磊光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410820428.0/2.html,转载请声明来源钻瓜专利网。