[发明专利]一种基于FPGA的光栅细分装置及方法

说明书

技术领域

本发明涉及一种基于FPGA的光栅细分装置及方法，属于光栅细分处理技术领域。

背景技术

光栅作为精密测量的一种工具，已在精密仪器、大行程精密定位、高精度加工等领域得到了广泛的应用。光栅测量技术是以光栅形成的莫尔条纹为基础的。由于两块叠放在一起的光栅的相对移动，会产生光强度周期性的变化，此光信号经光电转换成周期性的电信号，对此电信号进行一系列处理，即可获得光栅相对移动的位移量。

通过对莫尔条纹的进一步细分，光栅测量可以获得更高的精度。莫尔条纹细分方法有光学细分法、机械细分法和电子学细分法。所谓电子学细分法是把周期性变化的莫尔条纹信号，经光电转换和信号处理后得到较理想的正弦信号，用电子学的方法对正弦波再进行细分。电子细分法的实时性非常好，读数很快，适合于动态测量场合，这些优点恰好是电力传动系统所看重的，所以电子细分法已经成为目前细分技术主流。

电子学细分方法主要有以下六种：四倍频细分辨向法、幅值分割细分法、锁相倍频细分法、电阻链移相细分法、载波调制细分法。四倍频辨向细分和电阻链移相细分电路虽然简单但细分倍数很低。锁相倍频细分和载波调制细分对编码器输入信号频率要求很高，如果频率变化过快会导致细分误差大。幅值分割方法细分倍数高，适合高倍频细分场合，但通常采用信号调理电路和单片机或和DSP结合办法，由于单片机和DSP在处理细分算法时速度也不够快，导致细分装置在高精度、高分辨率细分场合不能满足要求，而且最多只能实现上百细分。由于集成逻辑器器件的飞速发展，利用可编程逻辑器件高速并行处理能够提高处理速度和集成化。

发明内容

针对上述现有技术，为克服单片机和DSP导致的运算速度慢的缺点，提高细分倍数等，本发明提供了一种基于FPGA的光栅细分装置及方法。

本发明的技术方案是：一种基于FPGA的光栅细分装置，包括输入信号1、差分放大电路Ⅰ2、差分放大电路Ⅱ3、绝对值电路Ⅰ4、绝对值电路Ⅱ5、比较器Ⅰ6、模拟选择器7、比较器Ⅱ8、过零比较电路Ⅰ9、过零比较电路Ⅱ10、跟随电路11、A/D转换电路12、FPGA器件13；

其中，FPGA器件13输出信号控制A/D转换电路12的时钟和片选端；

输入信号1经过差分放大电路Ⅰ2、差分放大电路Ⅱ3后：经过过零比较电路Ⅰ9、过零比较电路Ⅱ10生成2位电平信号；同时经过绝对值电路Ⅰ4、绝对值电路Ⅱ5得到绝对值信号：绝对值信号经过比较器Ⅱ8得到1位电平信号，绝对值信号同时经过比较器Ⅰ6、模拟选择器7、跟随电路11、A/D转换电路12将读数头输出的正弦信号每个周期分成8个线性区间并对8个区间逐个进行精细分得到8位电平信号；

3位电平信号、8位电平信号同时输入至FPGA器件13。

所述FPGA器件13包括A/D控制模块、数据缓冲模块、8细分模块、综合数据处理模块；其中A/D控制模块通过输出接口与A/D转换电路12控制端相连，A/D转换电路12通过FPGA器件13的输入接口与数据缓冲模块相连，比较器8、过零比较电路Ⅰ9和过零比较电路Ⅱ10通过FPGA器件13的输入接口与8细分模块相连，数据缓冲模块、8细分模块再与综合数据处理模块相连，综合数据处理模块与FPGA器件13输出接口相连。

所述A/D模块为锁相环PLL电路；其中锁相环PLL电路的频率输出端连接A/D转换电路12控制端。

所述数据缓冲模块包括D触发器Ⅰ和D触发器Ⅱ；其中A/D转换电路12输出端与D触发器Ⅰ的输入端相连，D触发器Ⅰ的输出端连接D触发器Ⅱ的输入端，D触发器Ⅱ的输出端与综合数据处理模块输入端连接。

所述8细分模块包括D触发器Ⅲ、D触发器Ⅳ、数值比较器Ⅰ、D触发器Ⅴ、D触发器Ⅵ、数值比较器Ⅱ和计数器；其中3位电平信号依次缓存到D触发器Ⅲ、D触发器Ⅳ；数值比较器Ⅰ比较D触发器Ⅲ、D触发器Ⅳ的缓存值输出2路电平信号到D触发器Ⅴ；2路电平信号依次缓存到D触发器Ⅴ和D触发器Ⅵ；数值比较器Ⅱ比较D触发器Ⅴ和D触发器Ⅵ的缓存电平信号输出控制信号至计数器；计数器输出端与综合数据处理模块输入端连接。