[发明专利]全包围栅极结构及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种全包围栅极结构及其制造方法。

背景技术

随着集成电路行业的不断发展，集成芯片的关键尺寸也遵照摩尔定律不断缩小，对于集成芯片的器件结构的要求也越来越高。在先进的集成芯片中，传统的平面结构的器件已经难以满足电路设计的要求。因此非平面结构的器件也应运而生，包括绝缘体上硅(SOI，Silicon On Insulator)、双栅、多栅、纳米线场效应管以及最新的三维栅极。鳍式场效应管(FinFET)已出现在20nm技术代的应用中，目前的FinFET的栅控制基本是三面控制的。

这种三面控制的Fin结构有的是在SOI上形成的，有的是直接从硅衬底上直接得到。它的好处是，由于采用三面控制栅通道，比传统的单面控制栅通道的MOS结构能更好地控制有源区中的载流子，提高器件性能。

具有全包围栅极(Gate-all-around)结构的半导体器件拥有有效地限制短沟道效应(Short channel effect)的特殊性能，正是业界在遵循摩尔定律不断缩小器件尺寸的革新中所极其渴望的。全包围栅极结构中的薄硅膜构成的器件沟道被器件的栅极包围环绕，而且仅被栅极控制。除此之外，漏场的影响也被移除，所以器件的短沟道效应被有效限制。由于构成器件沟道的硅膜与底部衬底之间最终需要悬空，因此全包围栅极器件的制造工艺也较为复杂。

请参考图1至图4，现有技术中形成全包围栅极器件纳米线的方法，一般包括以下步骤：

如图1所示，首先执行步骤S101：提供半导体衬底，包括基底层1以及立于基底层上氧化层2和半导体层3；

如图1所示，然后执行步骤S102：在半导体层3上依次形成一层硬掩膜层4和图案化的光刻胶层5；

如图2所示，然后执行步骤S103：以图案化的光刻胶层为掩膜，以氧化层2为蚀刻停止层进行干法刻蚀，并去除图案化的光刻胶层以及刻蚀后残余的硬掩膜层，刻蚀剩余的半导体层3’和氧化层2’形成了多个沟道；

如图3所示，然后执行步骤S104：移除剩余的氧化层，使得剩余的半导体层3’悬空于基底层1上方；

如图4所示，然后执行步骤S105：热退火处理使剩余的半导体层3’转变为纳米线。

然而，上述现有全包围栅极器件纳米线形成工艺中，工艺较为复杂，必须借助多层掩模和光刻胶，而且最后的热退火工艺的热预算太高，会使应力过大，缺陷增多，容易导致器件失效，载流子也会受到应力过大的影响。

因此，如何提供一种工艺简单、可靠、低成本的全包围栅极结构的制造方法，并保证器件性能，是本领域技术人员亟待解决的技术问题之一。

发明内容

本发明的目的在于弥补上述现有技术的不足，提供一种全包围栅极结构及其制造方法，本方法与现有的集成电路平面工艺相兼容，且能很好地控制有源区尺寸，并可以减少工艺复杂性，降低成本，且所形成的全包围悬栅结构能有效地控制沟道，得到所需要的器件特性。

为实现上述目的，本发明提供一种全包围栅极结构的制造方法，其包括以下步骤：

步骤S01，提供形成有SOI结构的硅片，并刻蚀形成顶层硅线条；

步骤S02，在具有硅线条的硅片上沉积氧化层；

步骤S03，利用光刻刻蚀所述氧化层，露出具有硅线条的有源区；

步骤S04，利用湿法各向异性刻蚀所述有源区，使所述硅线条悬空；

步骤S05，在所述悬空的硅线条表面生长栅介质；

步骤S06，在所述有源区淀积多晶硅，并图形化以形成全包围栅极结构。

进一步地，步骤S04包括利用湿法各向异性刻蚀所述有源区，刻蚀出硅线条的<110>晶面，以形成悬空硅线条。

进一步地，步骤S04中湿法各向异性刻蚀采用含氧化剂的刻蚀溶液。

进一步地，所述刻蚀溶液含有重铬酸和氢氟酸。

进一步地，所述重铬酸和氢氟酸的重量比为2：1～10：1。

进一步地，步骤S04中得到的悬空硅线条宽度为5-50nm。

进一步地，步骤S03中露出有源区的宽度为10-1000nm。

进一步地，步骤S02中沉积的氧化层厚度为5-1000nm。

进一步地，步骤S05中生长栅介质的方法为热氧化，生长厚度为1-15nm，步骤S06中淀积多晶硅的方法为LPCVD(低压化学气相沉积)。

本发明还提供一种利用上述制造方法制得的全包围栅极结构，其包括悬空的硅线条，所述硅线条表面依次覆盖有栅介质和多晶硅。