[发明专利]输出缓冲器有效
申请号: | 201410837907.3 | 申请日: | 2014-12-25 |
公开(公告)号: | CN105790753B | 公开(公告)日: | 2018-12-21 |
发明(设计)人: | 陈捷;朱恺 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出 缓冲器 | ||
1.一种输出缓冲器,其特征在于,所述输出缓冲器包括上拉装置、下拉装置、受限装置以及偏压产生装置,其中,
所述上拉装置针对第一控制信号和第二控制信号加以反应,能够在第一供应电压和所述输出缓冲器的输出端之间提供低阻抗或高阻抗通道;
所述下拉装置针对第三控制信号加以反应,能够在第二供应电压和所述输出缓冲器的输出端之间提供低阻抗或高阻抗通道;
所述受限装置受到所述偏压产生装置所提供的偏压的偏置,能够在所述输出缓冲器的输出端电压高于所述第一供应电压时阻绝自所述输出缓冲器的输出端至所述第一供应电压的传导;以及
所述偏压产生装置为所述受限装置提供小于所述第一供应电压的偏压,以使所述输出缓冲器在实现漏极开路应用时输出端电压波形不会失真;
其中,所述受限装置包括PMOS受限晶体管,所述受限晶体管的栅极连接到所述偏压产生装置的输出端,所述受限晶体管的漏极和源极之间的通道连接所述第二控制信号和所述输出缓冲器的输出端;
其中,所述偏压产生装置包括反相器,所述反相器的输入端连接输出使能信号,所述反相器的输出端连接所述受限晶体管的栅极;
其中,所述反相器包括一对PMOS管和NMOS管,其中所述NMOS管的源极连接到核心供应电压,其中所述核心供应电压大于所述第二供应电压并且小于所述第一供应电压。
2.如权利要求1所述的输出缓冲器,其特征在于,所述上拉装置包括第一PMOS管和第二PMOS管,所述下拉装置包括第一NMOS管和第二NMOS管。
3.如权利要求1所述的输出缓冲器,其特征在于,所述第一供应电压为Vdd,所述第二供应电压为Vss。
4.如权利要求1所述的输出缓冲器,其特征在于,所述输出缓冲器还包括使能装置,所述使能装置针对输出使能信号加以反应,能够在所述第二控制信号和所述第二供应电压之间提供低阻抗或高阻抗通道。
5.如权利要求4所述的输出缓冲器,其特征在于,所述使能装置包括第三NMOS管和第四NMOS管。
6.如权利要求1所述的输出缓冲器,其特征在于,所述输出缓冲器还包括逻辑装置,所述逻辑装置针对输出使能信号和输入数据信号加以反应,提供所述第一控制信号和所述第三控制信号。
7.如权利要求6所述的输出缓冲器,其特征在于,所述逻辑装置包括与非门和或非门。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410837907.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:数据存储方法和系统
- 下一篇:脉宽调变信号产生电路与方法