[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有底部电极，在所述底部电极的顶部形成有中间切换媒介层；沉积并蚀刻侧墙材料层，以在所述中间切换媒介层的两侧形成侧墙；在所述中间切换媒介层的顶部形成顶部电极，所述顶部电极、所述中间切换媒介层和所述底部电极构成阻变式存储器单元。根据本发明，通过蚀刻形成用于填充所述顶部电极的沟槽时，可以避免所述中间切换媒介层中的第二材料层的暴露，进而提升器件良率。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

阻变式存储器(RRAM)是一种根据施加在金属氧化物上的电压的不同，使材料的电阻在高阻态和低阻态之间发生相应变化，从而开启或阻断电流流动通道，并利用这种性质储存各种信息的内存器件，可以显著提高耐久性和数据传输速度。

RRAM的每一个存储单元都放置在器件内部横竖交错的互连层中间，形成如图1中示出的自上而下排列的顶部电极109、中间切换媒介层和底部电极103的结构，纳米粒子可以在中间形成上下联通的导电通路。底部电极103形成于第二绝缘层102中，其下部连接形成于第一绝缘层100中的金属互连层101。中间切换媒介层包括自下而上层叠的第一材料层105、第二材料层106、第三材料层107和第四材料层108，其形成于第三绝缘层104中，下部连接底部电极103，上部连接顶部电极109。

采用现有的MOS制造工艺形成中间切换媒介层之后，需要先形成第四绝缘层(图1中未示出)，覆盖中间切换媒介层和第三绝缘层104；接着，在第四绝缘层中形成用于填充顶部电极109的沟槽，露出中间切换媒介层的顶部；然后，填充顶部电极109于所述沟槽中。在通过蚀刻形成所述沟槽的过程中，需要过蚀刻以确保后续形成的顶部电极109可以与中间切换媒介层的上部紧密接触，且实施所述过蚀刻之后，一定要保证去除部分第三绝缘层104的同时，不露出形成于第三绝缘层104的中间切换媒介层中的第二材料层106。但是，随着半导体器件特征尺寸的不断缩减，对于上述过蚀刻的终点的控制难度日益增加，进而导致器件良率的下降。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有底部电极，在所述底部电极的顶部形成有中间切换媒介层；沉积并蚀刻侧墙材料层，以在所述中间切换媒介层的两侧形成侧墙；在所述中间切换媒介层的顶部形成顶部电极，所述顶部电极、所述中间切换媒介层和所述底部电极构成阻变式存储器单元。

在一个示例中，在所述半导体衬底和所述底部电极之间形成有金属互连层，所述金属互连层形成于第一绝缘层中。

在一个示例中，所述底部电极形成于第二绝缘层中，所述侧墙的外侧形成有第三绝缘层。

在一个示例中，形成所述顶部电极的步骤包括：沉积第四绝缘层，覆盖所述中间切换媒介层、所述侧墙和所述第三绝缘层；蚀刻所述第四绝缘层，以形成用于填充所述顶部电极的沟槽；填充所述顶部电极于所述沟槽中。

在一个示例中，对所述第四绝缘层的蚀刻为过蚀刻。

在一个示例中，所述过蚀刻的蚀刻剂对所述第三绝缘层与所述侧墙的蚀刻速率比为3-10。

在一个示例中，所述中间切换媒介层包括自下而上层叠的第一材料层、第二材料层、第三材料层和第四材料层。

在一个示例中，所述侧墙材料层的材料为氮化硅、含碳的氮化硅或者含氮的碳化硅，所述侧墙的厚度为100埃-500埃。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。