[发明专利]具有低特征导通电阻的SiC VDMOSFET结构及其制造方法

说明书

技术领域

本发明所属半导体技术领域，特别涉及一种在高温、高频、中高压电力电子等领域中有重要作用的SiC VDMOSFET结构及其制造方法。

背景技术

长久以来，Si材料一直在半导体领域占据着主导地位，并应用于高温、高频电路当中。但随着技术的进步和应用领域的扩展，Si基器件越来越难以胜任更苛刻的环境和更高性能的要求，于是人们把目光转向宽禁带半导体。SiC材料被认为是很有潜力的第三代半导体材料，SiC材料具有比Si材料更高的击穿场强、更高的载流子饱和速度和更高的热导率，使SiC电力电子器件比Si的同类器件具有关断电压高、导通电阻小、开关频率高、效率高和高温性能好的特点。SiC材料在比较苛刻的条件下，比如高温、高频、尤其是在大功率和高辐射条件下仍有着非常优越的性能，因此在未来的航空航天、通讯、电力、军事等应用领域有着比其他半导体材料更为广阔的应用前景。另外，SiC材料是宽禁带半导体中唯一能够热氧化生长SiO₂的半导体，这就使得制备良好性能的SiC基的MOS器件成为可能，并能够很好的与Si工艺兼容，这是SiC工艺上的一个天然优势。

目前常用Si基功率器件主要有SCR、GTR、MOS、IGBT，其中，在中压领域IGBT占有主导地位。但是Si基IGBT具有开关频率不是太高，开关损耗大，价格昂贵等缺点，而SiC基功率MOSFET克服了这些缺点，使得SiC功率MOSFET成为替代Si基IGBT在电力电子应用中的最佳器件。SiC VDMOSFET具有制程简单，耐压值高的优点。但是在工艺方面，由于SiC/SiO₂表面界面态密度很高，特征导通电阻大，同时具有JFET效应，导致导通阻抗很高，且由于p-n界面转角处电力线集中，易发生雪崩击穿。

图1是现有技术的SiC VDMOSFET结构示意图。如图所示，其包括N⁺衬底，在所述N⁺衬底上形成有N^-漂移区，在该N^-漂移区的上方形成有P型基极区和JFET区，所述JFET区由所述P型基极区环绕；所述P型基极区的内部成有P⁺区和N⁺区；所述JFET区上方形成有栅介质层；所述N⁺衬底的一端作为漏极，所述栅介质层的一端作为栅极，所述N⁺区的一端作为源极。反型层是在栅极加大于阈值电压电压时，形成于所述P型基极区的上方的电子导电沟道层。

发明内容

(一)要解决的技术问题

本发明所要解决的是问题是SiC VDMOSFET具有特征导通电阻大的缺点，在中高压领域应用时，功率损耗比较大。

(二)技术方案

为解决上述技术问题，本发明提出一种VDMOSFET结构，包括N⁺衬底，在所述N⁺衬底上形成有N^-漂移区，在该N^-漂移区的上方形成有P型基极区和JFET区，所述JFET区由所述P型基极区环绕；所述P型基极区的内部形成有P⁺区和N⁺区；所述JFET区上方形成有栅介质层；所述N⁺衬底的一端作为漏极，所述栅介质层的一端作为栅极，所述P⁺区和N⁺区的一端作为源极；在所述栅介质层与所述P型基极区之间，围绕所述JFET区形成有N^-导电沟道层。

根据本发明的一种实施方式，所述N^-导电沟道层的厚度为20nm。

根据本发明的一种实施方式，所述N-导电沟道层的掺杂浓度为1×10¹⁵cm^-3。

根据本发明的一种实施方式，所述在JFET区与N^-漂移区之间形成有N型掺杂薄层，作为电流扩散层。

根据本发明的一种实施方式，所述N型掺杂薄层的厚度与所述N-漂移区的厚度相同。

根据本发明的一种实施方式，所述N⁺衬底、N^-漂移区、P型基极区、JFET区、P⁺区和N⁺区均为SiC材料。