[发明专利]SOI结构的制作方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种SOI结构的制作方法。

背景技术

随着半导体技术的发展，SOI技术已经广泛应用于射频，尤其射频开关占据了一定的市场份额，且具有与其他模块集成化的优点，将获得进一步的增长预期。在射频领域的应用中，SOI结构的半导体衬底通常采用低掺杂的高阻单晶硅。对于该较低掺杂高阻的单晶硅，容易在顶层器件的射频信号的作用下，产生可变电容，从而导致器件线性特性变差。现有技术已经采用了沉积方法制作多晶硅层，利用多晶硅层来改善顶层器件的射频性能。具体请参考图1所示的现有技术的SOI结构的半导体衬底的示意图。所述SOI结构包括：半导体衬底10，所述半导体衬底10上依次形成有掩埋氧化层12和顶部半导体层13，所述半导体衬底10中形成有多晶硅层11，所述多晶硅层11为通过沉积(Deposition)方式形成。

半导体衬底10与顶部半导体层13之间容易形成可变的寄生电容。SOI结构半导体器件的性能与所述可变的寄生电容有关系，该可变的寄生电容将随电压变化，将导致SOI结构的半导体器件的整体射频性能降低，表现为：输出信号强度变差、产生非线性的信号输出等。

因此，为了提升SOI结构的半导体器件的射频性能，如何减少顶部半导体层与半导体衬底之间的可变的寄生电容，并且控制SOI结构的成本成为本领域技术人员亟待解决的技术问题之一。

发明内容

本发明解决的问题提供一种SOI结构的制作方法，减少了顶部半导体层的损伤，减少了顶部半导体层与半导体衬底的之间的可变的寄生电容，在控制SOI结构成本的前提下提高了SOI结构半导体器件的射频性能。

为解决上述问题,本发明提供一种SOI结构的制作方法，包括:

提供半导体衬底，所述半导体衬底上依次形成有掩埋氧化层和顶部半导体层；

对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，每一次离子注入之后进行退火工艺，每一次离子注入工艺在半导体衬底中形成间隔设置的带状或网格状的多晶硅层，所述离子注入的离子为惰性气体的离子或者与所述半导体衬底的材质相同的物质产生的离子。

可选地，所述至少两次离子注入具体为：对所述半导体衬底进行第一次离子注入和第二次离子注入，所述第一次离子注入在半导体衬底中形成网格状的或平行的带状多晶硅层；所述第二次离子注入在半导体衬底中形成网格状的或的平行的带状多晶硅层，所述第二次离子注入形成的网格状的或平行的带状多晶硅层与所述第一次离子注入形成的网格状的或带状多晶硅层交替设置且互补，所述第一次离子注入和第二次离子注入之后均进行退火步骤。

可选地，所述第一次离子注入和第二次离子注入离子相同。

可选地，所述第一次离子注入和第二次离子注入离子为硅离子或氩离子。

可选地，所述半导体衬底的材质为硅，所述离子注入的离子为硅离子或氩离子。

可选地，所述离子注入的能量范围为100-1000KeV,离子注入形成的多晶硅层的厚度为100-1000埃。

可选地，所述退火工艺为快速热退火工艺。

可选地，所述快速热退火工艺在氮气环境中进行，所述快速热退火工艺的温度范围为800-1050摄氏度，所述快速热退火工艺的时间范围为3-120秒。

可选地，所述掩埋氧化层的材质为氧化硅，所述掩埋氧化层的厚度范围为100-9000埃。

可选地，所述顶部半导体的材质为硅，所述顶部半导体的厚度范围为100-9000埃。

与现有技术相比，本发明具有以下优点：

本发明通过对所述半导体衬底进行至少两次离子注入以在半导体衬底中形成未掺杂多晶硅层，而现有技术为利用沉积工艺形成的多晶硅层的成本较高，若通过一次离子注入在半导体衬底中形成多晶硅层则会损伤顶部半导体层，本发明每一次离子注入在半导体衬底中形成带状多晶硅层，之后通过退火进行修复，因而有效减少了每次离子注入在顶部半导体层中造成的损伤，因此能够使得射频信号引起的可变电容减小，实现在较低成本的前提下提高SOI结构半导体器件的射频性能。

附图说明

图1是现有技术的SOI结构的半导体衬底的示意图。

图2-图4是本发明一个实施例的SOI结构的制作方法剖面结构示意图；

图5-图6是图2-图3所示的SOI结构的俯视结构示意图。

具体实施方式