[发明专利]一种或非门闪存存储器

说明书

技术领域

本发明涉及半导体领域，具体涉及一种或非门闪存存储器。

背景技术

闪存(FLASH)存储器具有不易流失以及可重复擦除读写的特性，此外还具有传输速度快和低耗电的特性，使得闪存存储器在便携式产品、资讯、通讯及消费性电子产品中的应用非常广泛。

非门闪存(NOR FLASH)存储器是一种主要的闪存存储器。目前对于NOR FLASH微缩的尺寸一般限制在45nm节点，原因是由于NOR FLASH的写入机制为热载流子注入效应(Hot Carrier Injection，简称HCI)，但HCI效应需要NOR FLASH的沟道足够长以保证源极和漏极不短路，同时需要给源极和漏极之间的电子足够的电场加速能量，所以使得NOR FLASH微缩至90nm节点以后，相当程度上受限于NOR FLASH的沟道长度的限制，在很多文献中有研究表明NOR FLASH的沟道长度必须大于100nm，这个量级的尺寸限定了NOR FLASH只能微缩至45nm节点。图1是现有技术中的或非门闪存存储器的结构图。如图1所示，浮栅层101位于硅基底102之上，使得浮栅层与硅基底之间的隧穿栅氧层103是平面结构。此种结构限制了硅基底平面上的沟道的长度，进而限制了现有技术中的或非门闪存存储器只能微缩至45纳米节点，使得或非门闪存存储器的尺寸不能进一步减小，从而限制了集成或非门闪存存储器的器件的尺寸。

发明内容

本发明的目的在于提出一种或非门闪存存储器，该或非门闪存存储器能够解决现有技术中的或非门闪存存储器只能微缩到45纳米，使得或非门闪存存储器的尺寸不能进一步减小的问题。

为达此目的，本发明采用以下技术方案：

一种或非门闪存存储器，包括：

基底，所述基底在第一方向上开有深隔离槽，在第二方向上开有浅隔离槽，所述深隔离槽的深度大于所述浅隔离槽的深度；

氧化层，所述氧化层位于所述深隔离槽内，将相邻的两个所述浅隔离槽分为一组，每相邻两组浅隔离槽之间的氧化层的高度高于每组浅隔离槽之间的氧化层的高度，且所述每组浅隔离槽之间的氧化层的高度高于所述浅隔离槽内的氧化层的高度；

沟道区，所述沟道区位于所述浅隔离槽内的基底上表面内；

隧穿氧化层，所述隧穿氧化层位于所述沟道区之上；

浮栅层，所述浮栅层位于所述隧穿氧化层之上，所述浮栅层的高度高于所述浅隔离槽内的氧化层的高度，且所述浮栅层的高度低于所述每组浅隔离槽之间的氧化层的高度；

层间介电质层，所述层间介电质层位于所述浮栅层和所述浅隔离槽内的氧化层之上以及所述浮栅层的侧壁；

控制栅层，所述控制栅层位于所述层间介电质层之上，所述控制栅层的高度低于所述每相邻两组浅隔离槽之间的氧化层的高度，且所述控制栅层的高度高于所述每组浅隔离槽之间的氧化层的高度；

薄膜层，所述薄膜层位于所述控制栅层和所述氧化层的侧壁；

合金层，所述合金层位于所述控制栅层之上；

氮化硅层，所述氮化硅层位于所述合金层之上，所述氮化硅层上表面与所述每相邻两组浅隔离槽之间的氧化层上表面平齐；

源极，所述源极位于所述每组浅隔离槽之间的基底上表面内；

漏极，所述漏极位于所述每相邻两组浅隔离槽之间的基底上表面内；

第一金属层，所述第一金属层覆盖所述源极和所述漏极；

第二金属层，所述第二金属层位于所述漏极之上的第一金属层之上；

隔离层，所述隔离层覆盖所述第一金属层、所述氧化层、所述氮化硅层和所述薄膜层，且所述隔离层上表面与所述第二金属层上表面平齐。

进一步地，所述深隔离槽的侧面与底面的夹角为钝角，所述浅隔离槽的侧面与底面的夹角为直角。

进一步地，所述基底为注入P型离子的硅衬底。

进一步地，所述第二氧化层、所述隧穿氧化层、所述层间介电质层、所述薄膜层和所述隔离层的材料为氧化硅。

进一步地，所述浮栅层和所述控制栅层的材料为多晶硅。

进一步地，所述第一金属层和所述第二金属层的材料为钨。

进一步地，所述沟道区是通过在基底上表面注入P型离子制备而成的，所述源极和所述漏极是通过在基底上表面注入N型离子制备而成的。

本发明所述的或非门闪存存储器的浮栅埋入基底内，能够使得在平面尺寸不变的条件下将隔离槽长度增加，满足器件运行需要，进而能够微缩至45纳米以下。

附图说明