[发明专利]半导体器件及其形成方法

权利要求书

1.一种半导体器件的形成方法，其特征在于，包括：

提供衬底，所述衬底包括存储区和外围区，所述存储区用于形成存储单元，所述外围区用于形成外围电路；

在存储区的衬底上形成存储区掩模层；

在存储区的衬底上形成围绕所述存储区掩模层的保护环；

在外围区的衬底上依次形成外围区浮栅层和外围区掩模层；

在所述存储区掩模层、保护环以及外围区掩模层上形成保护层，位于存储区的保护层为存储区保护层，位于外围区的保护层为外围区保护层；

依次去除所述外围区保护层、所述外围区掩模层以及外围区浮栅层，露出外围区的衬底。

2.如权利要求1所述的形成方法，其特征在于，所述存储区掩模层和所述外围区掩模层的材料相同。

3.如权利要求1所述的形成方法，其特征在于，所述保护层材料为氧化硅。

4.如权利要求1所述的形成方法，其特征在于，所述保护层厚度在到范围内。

5.如权利要求1所述的形成方法，其特征在于，形成所述保护层的步骤包括：采用化学气相沉积、原子层沉积或炉管的方式形成所述保护层。

6.如权利要求1所述的形成方法，其特征在于，所述衬底中还形成有隔离结构，位于所述存储区和所述外围区交界处的隔离结构将所述衬底分隔为存储区衬底和外围区衬底；

所述去除所述外围区保护层、所述外围区掩模层以及外围区浮栅层的步骤包括：

去除所述外围区保护层和部分厚度的外围区掩模层；

去除剩余的外围区掩模层，露出所述外围区浮栅层和所述隔离结构的顶部；

去除所述外围区浮栅层，露出所述外围区衬底。

7.如权利要求6所述的形成方法，其特征在于，采用干法刻蚀的方法去除所述外围区保护层和部分厚度的外围区掩模层。

8.如权利要求6所述的形成方法，其特征在于，采用湿法刻蚀去除剩余的外围区掩模层。

9.如权利要求8所述的形成方法，其特征在于，所述采用湿法刻蚀去除剩余的外围区掩模层的步骤包括：采用热磷酸刻蚀去除剩余的外围区掩模层。

10.如权利要求6所述的形成方法，其特征在于，所述去除所述外围区浮栅层的步骤包括：采用各向同性干法刻蚀去除所述外围区浮栅层，露出所述外围区衬底。

11.如权利要求1所述的形成方法，其特征在于，在提供衬底之后，所述形成方法还包括：

在衬底中形成隔离结构，位于所述存储区和所述外围区交界处的所述隔离结构将所述衬底分为存储区衬底和外围区衬底；

在存储区衬底上依次形成存储区浮栅层和存储区控制栅层；

形成存储区掩模层的步骤包括：在所述存储区控制栅层上形成所述存储区掩模层；

之后，以所述存储区掩模层为掩模刻蚀所述存储区浮栅层和存储区控制栅层，在所述存储区控制栅层和所述存储区浮栅层上形成露出衬底的第一开口，并在存储区和外围区交界处形成露出隔离结构且围绕所述存储区的第二开口，所述第二开口的宽度小于所述第一开口的宽度；

在所述第一开口的侧壁上形成第一侧墙，并在所述第二开口的侧壁上形成第二侧墙；

在形成有第一侧墙的第一开口中填充导电材料，形成第一导电结构，所述第一导电结构与所述第一侧墙构成所述互连结构；

在形成有第二侧墙的第二开口中填充导电材料，形成第二导电结构；所述第二导电结构与所述第二侧墙构成所述保护环。

12.如权利要求11所述的形成方法，其特征在于，所述保护环的宽度小于所述互连结构的宽度。

13.如权利要求12所述的形成方法，其特征在于，所述互连结构与所述保护环的宽度差值在100nm以内。

14.如权利要求1所述的形成方法，其特征在于，所述保护环的宽度范围为200nm到400nm。

15.一种半导体器件，其特征在于，包括：

衬底，所述衬底包括存储区，所述存储区用于形成存储单元；

位于存储区衬底上的存储区掩模层，所述存储区掩模层用于在存储区衬底上形成所述存储单元时作为掩模；

位于所述存储区衬底上，围绕所述存储区掩模层的保护环。