[发明专利]半导体器件

说明书

本发明涉及一种半导体器件，该半导体器件包括：第一块，其在初始化模式下被初始化；和第二块，其当所述第一块在启动模式期间锁存第一信号时被初始化。这里，所述第二块在在所述启动模式期间被初始化之后可以锁存第二信号。

相关申请的交叉引用

本申请要求2014年7月9日提交的申请号为10-2014-0086125的韩国专利申请的优先权，该韩国专利申请以参阅的方式全文并入本申请。

技术领域

本发明的示意性实施例涉及半导体设计技术，并且更具体地，涉及需要初始化操作的半导体器件。

背景技术

半导体器件通常包括熔丝电路以存储设置其操作环境的各种信息。例如，熔丝电路根据缺陷、内电压的修整信息、模式寄存器设置(MRS)信息等存储冗余信息。

熔丝电路被划分成物理熔丝电路和电熔丝电路，物理熔丝电路的连接状态由激光辐射来控制，电熔丝电路的连接状态由电信号控制。

近来，广泛使用可以在封装阶段后被编程的电熔丝电路来取代只能在封装阶段前被编程的物理熔丝电路。

在启动模式期间，熔丝电路输出熔丝信号，该信号表示熔丝是否连接并且被存储在预定的锁存电路中。在初始化模式期间，锁存电路需要初始化操作以使半导体器件稳定操作。

图1是说明根据现有技术的半导体器件的框图。

参照图1，半导体器件100包括用于存储并提供数据的第一至第八内存库110A至110H、对应于第一至第八内存库110A至110H的第一至第八锁存块120A至120H、和用于在启动模式期间将第一至第八熔丝信号FZDATA00:n至FZDATA70:n分别输出至第一至第八锁存块120A至120H的熔丝块130。

第一至第八内存库110A至110H存储在写入模式期间从外部设备输入的数据，并且在读取模式期间向外部设备提供存储的数据。

第一至第八锁存块120A至120H响应于在初始化模式的预定部分期间启用的初始化信号FZLATRSTB被初始化，并且在启动模式期间锁存从熔丝块130输出的第一至第八熔丝信号FZDATA00:n至FZDATA70:n。

熔丝块130响应于在启动模式期间启用的启动模式信号FZYEN和在启动模式期间顺序地启用的第一至第四内存库选择信号FZ_XBK0:3，将第一至第八熔丝信号FZDATA00:n至FZDATA70:n分组并且顺序地输出。例如，熔丝块130在启动模式期间将一对第一至第五熔丝信号FZDATA00:n和FZDATA40:n、一对第二和第六熔丝信号FZDATA10:n和FZDATA50:n、一对第三和第七熔丝信号FZDATA20:n和FZDATA60:n以及一对第四和第八熔丝信号FZDATA30:n和FZDATA70:n分组并同时输出。

图2是说明图1中所示的第一锁存块120A的电路图。

参照图2，第一锁存块120A包括多个锁存部120A_1至120A_n，多个锁存部在初始化模式期间响应于初始化信号FZLATRSTB被同时初始化，并且在启动模式期间锁存第一熔丝信号FZDATA00:n。

锁存部120A_1至120A_n的每一个包括初始化单元、加载单元、锁存单元和输出单元。

初始化单元响应于初始化信号FZLATRSTB将第一锁存节点的逻辑电平初始化至逻辑高电平。

加载单元响应于第一熔丝信号FZDATA0#将第一锁存节点的逻辑高电平转变为逻辑低电平。

锁存单元将第一锁存节点的逻辑电平反相，并且将第一锁存节点的反相逻辑电平输出至第二锁存节点，且然后锁存第一锁存节点和第二锁存节点的逻辑电平。

输出单元将第二锁存节点的逻辑电平输出为第一熔丝输出信号FZOUT0#。