[发明专利]半导体器件的模拟方法及模拟装置

说明书

技术领域

本发明涉及器件模拟领域，特别涉及一种半导体器件的模拟方法及模拟装置。

背景技术

随着集成电路产业的发展，集成电路的规模越来越大，复杂程度越来越高。对器件进行建模模拟已经成为集成电路设计中越来越重要的一个步骤。器件的模拟建模可以大大缩短产品的设计制造周期，提高效率，节约成本，提高成品率等。而且在集成电路制程过程中会产生制程波动及器件尺寸的变化，这些都将导致器件或者电路性能的不稳定。因此检验产品是否如预计的那样工作是非常有必要的。例如产品的性能如何、性能的统计分布情况如何，这些模拟结果都将对于器件制程产生一个反馈的作用。

建立半导体器件模型，是对半导体器件进行模拟非常重要的步骤。器件模型的品质决定了集成电路通过模拟获得的特性与将要实际制造的产品特性的匹配度。目前，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOS)模型主要有两种：一种是方块模型(Binning Model)，另一种是全局模型(Global Model)。

参考图1，图1示出的是现有技术MOS器件方块模型示意图。其中，图中横坐标L为MOS器件的栅极长度，纵坐标W为MOS器件的栅极宽度。方块模型将尺寸阵列分为若干个方块(Bin)，每个方块具有自己的模型，称为子模型。每个子模型的参数由其对应方块四个角上的器件模型(所述器件模型称为单模型)所对应的参数计算得出。最终的方块模型就是由所有的子模型组成的。方块模型因其先对每个器件分别提取单模型，然后把所有的单模型通过“Binning”的过程生成最终的方块模型。所以方块模型与阵列中对应点的器件符合性较好。

但是，方块模型由许多子模型构成，容易在方块边界的地方出现不连续的问题，特别是对于非常规模型分区的情况，方块边界参数不连续，容易引起模拟无法进行的问题。

发明内容

本发明解决的是提供一种半导体器件的模拟方法及模拟装置，提高半导体器件模拟的效率。

为解决上述问题，本发明提供一种半导体器件的模拟方法，所述半导体器件包括存储器件和逻辑器件，所述模拟方法包括：

获得半导体器件的栅极尺寸，所述栅极尺寸包括栅极长度和栅极宽度；

以所述栅极长度和栅极宽度分别为坐标轴建立坐标系，并将所述坐标系分为与所述逻辑器件相对应的逻辑区和与所述存储器件相对应的存储区；

根据逻辑器件电学特性与栅极尺寸的关系对所述逻辑区进行划分，形成逻辑区方块，并提取每个所述逻辑区方块四个顶点的单模型，根据单模型获得每个逻辑区方块的子模型；

根据存储器件电学特性与栅极尺寸的关系对所述存储区进行划分，形成存储区方块，并提取每个所述存储区方块四个顶点的单模型，根据单模型获得每个存储区方块的子模型；

根据所有逻辑区和所有存储区的子模型，形成方块模型；

在所述方块模型中提取工艺角参数；

在所述方块模型中逻辑区与存储区之间设置隔离沟，并根据隔离沟调整存储区的边界，形成器件模型；

基于所述器件模型和所述工艺角参数对所述半导体器件进行模拟，输出半导体器件性能信息。

可选的，所述调整存储区边界形成隔离沟的步骤包括：基于逻辑区的边界位置坐标与隔离沟宽度，获取所述存储区边界坐标。

可选的，所述隔离沟的宽度小于模拟的最小精度。

可选的，所述逻辑区和所述存储区外边界固定，所述逻辑区和所述存储区内部方块的边界不固定。

可选的，所述根据逻辑器件电学特性与栅极尺寸的关系对所述逻辑区进行划分的步骤中，所述逻辑器件电学特性包括所述逻辑器件的阈值电压和饱和电流；

根据存储器件电学特性与栅极尺寸的关系对所述存储区进行划分的步骤中，所述存储器件电学特性包括所述存储器件的阈值电压和饱和电流。

可选的，所述提取每个所述逻辑区方块四个顶点的单模型的步骤包括：通过拟合所述逻辑器件的测试曲线提取所述逻辑区方块四个顶点的单模型；

所述提取每个所述存储区方块四个顶点的单模型的步骤包括：通过拟合所述存储器件的测试曲线提取所述存储区方块四个顶点的单模型。

可选的，所述逻辑器件的测试曲线包括：所述逻辑器件的电容-电压曲线、电流-电压曲线、亚阈值特性曲线

所述存储器件的测试曲线包括：所述存储器件的电容-电压曲线、电流-电压曲线、亚阈值特性曲线。

此外，本发明还提供一种半导体器件的模拟装置，包括：