[发明专利]低垂直高度的封装组件有效
申请号: | 201410857916.9 | 申请日: | 2014-11-23 |
公开(公告)号: | CN104733412B | 公开(公告)日: | 2018-11-16 |
发明(设计)人: | Q·张;S·R·S·博亚帕蒂 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L21/60;H01L23/48 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 张凌苗;姜甜 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 垂直 高度 封装 组件 | ||
本发明涉及低垂直高度的封装组件。在实施例中,封装组件可以包括与一个或多个传导焊盘耦合的管芯。阻挡层可以与管芯和一个或多个传导焊盘直接耦合并且在管芯和一个或多个传导焊盘之间。该封装组件可以进一步包括与管芯和传导焊盘耦合的阻焊层,以及至少部分地定位在阻焊层之内并且与传导焊盘中的一个或多个直接耦合的一个或多个互连。
技术领域
本发明公开的实施例一般地涉及具有低的层数和/或低的垂直高度(z-height)的封装组件的领域。
背景技术
封装组件的连续的小型化一直是基片制造商的挑战。具体地,小型化已经生成了产生具有减少的层数和降低的垂直高度的封装组件的驱动。
在某些实施例中,可能期望阻焊层被直接施加到或沉积在在封装组件中的一个或多个导电迹线或焊盘上。为了使阻焊层适合地结合到导电迹线或焊盘,可能期望迹线或焊盘被化学地蚀刻或粗糙化。然而,焊盘的蚀刻或粗糙化可以附加地化学蚀刻或粗糙化下层的管芯,其可能产生部件故障或其他不期望的影响。
附图说明
图1-A至1-F图示了根据实施例的,在制造过程的各个阶段处的封装组件的示例。
图2-A至2-C图示了根据实施例的,在制造过程的各个阶段处的封装组件的另一示例。
图3-A至3-F图示了根据实施例的,在制造过程的各个阶段处的封装组件的另一示例。
图4图示了根据实施例的,用于制造封装组件的过程的示例。
图5图示了根据实施例的,用于制造封装组件的过程的另一示例。
图6图示了根据实施例的,用于制造封装组件的过程的另一示例。
图7示意性地图示了根据实施例的计算设备。
具体实施方式
本公开的实施例一般地涉及具有低的层数和/或低的垂直高度的封装组件的领域。在以下详细描述中,参考形成本文的一部分的附图,其中相同的数字贯穿全文指定相同的部分,并且在其中其通过其中可以实行本公开的主题的说明性的实施例的方式被示出。应理解,可以利用其他实施例并且在不背离本公 开的范围的情况下可以进行结构或逻辑的改变。因此,以下详细描述不应被视为限制,并且实施例的范围由所附的权利要求书及其等同物限定。
出于本公开的目的,短语“A和/或B”意味着(A)、(B)或(A和B)。出于本公开的目的,短语“A、B和/或C”意味着(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A,B和C)。
描述可以使用基于透视的描述,诸如顶/底、内/外、上/下等等。这些描述仅用于促进讨论并且不意图限制本文描述的实施例对任何特定方向的应用。
本说明书可以使用短语“在实施例中”或“在多个实施例中”,其可以各自指相同或不同的实施例中的一个或多个。更进一步地,术语“包括”、“包含”、“具有”等等是同义的,如关于本公开的实施例使用的那样。
术语“与……耦合”连同其衍生词可以被用在本文中。“耦合”可以意味着以下内容中的一个或多个。“耦合的”可以意味着两个或更多元件直接物理或电接触。然而,“耦合的”也可以意味着两个或更多元件彼此间接地接触,但仍彼此协同或交互,并且可以意味着一个或多个其他元件耦合或连接在所述彼此耦合的元件之间。术语“直接耦合的”可以意味着两个或元件直接接触。
在各种实施例中,短语“形成、沉积、或以其他方式布置在第二特征上的第一特征”,可以意味着第一特征形成、沉积或布置在特征层上,并且第一特征的至少部分可以与第二特征的至少部分直接接触(例如,直接的物理和/或电接触)或间接接触(例如,在第一特征和第二特征之间具有一个或多个其他特征)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410857916.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体芯片及其制造方法
- 下一篇:具有用于半导体元件的跨接元件的载体模块