[发明专利]用于串行通讯的可编程阻抗传输器有效
申请号: | 201410858178.X | 申请日: | 2014-11-14 |
公开(公告)号: | CN104734688B | 公开(公告)日: | 2018-10-02 |
发明(设计)人: | H·宋;Y·宋 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 王英;陈松涛 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 串行 通讯 可编程 阻抗 传输 | ||
1.一种用于传输数据信号的电路,包括:
上拉晶体管,在所述上拉晶体管的栅极端子处接收上拉信号;
下拉晶体管,在所述下拉晶体管的栅极端子处接收下拉信号;
在所述上拉晶体管与所述下拉晶体管之间彼此串联耦合的第一电阻器和第二电阻器;
输出触点,所述输出触点耦合到所述第一电阻器与所述第二电阻器之间的节点,以传送响应于所述上拉信号和所述下拉信号的输出信号;
与所述第一电阻器和所述第二电阻器并联耦合的开关晶体管;以及
控制触点,所述控制触点耦合到所述开关晶体管的栅极端子,以接收控制信号来导通或关断所述开关晶体管,从而控制所述输出触点处的阻抗。
2.根据权利要求1所述的电路,其中,所述第一电阻器耦合到所述上拉晶体管的漏极端子,并且所述第二电阻器耦合到所述下拉晶体管的源极端子。
3.根据权利要求2所述的电路,其中,所述上拉晶体管的源极端子耦合到电源触点以接收电源电压,并且其中,所述下拉晶体管的漏极端子耦合到地电位。
4.根据权利要求1所述的电路,其中,所述上拉晶体管、所述下拉晶体管、所述开关晶体管、所述第一电阻器和所述第二电阻器、以及所述控制触点包括在第一控制单元中,并且其中,所述电路包括可编程阻抗驱动器电路,所述可编程阻抗驱动器电路具有包括所述第一控制单元在内的多个控制单元,其中,各个控制单元接收单独的控制信号以控制所述输出触点处的输出阻抗。
5.根据权利要求4所述的电路,其中,所述可编程阻抗驱动器电路包括四个控制单元。
6.根据权利要求4所述的电路,其中,所述第一控制单元的所述第一电阻器的阻抗值不同于所述多个控制单元的第二控制单元的所述第一电阻器的阻抗值。
7.根据权利要求6所述的电路,其中,所述第一控制单元的所述第一电阻器的所述阻抗值与所述多个控制单元的第三控制单元的所述第一电阻器的阻抗值相同。
8.根据权利要求4-7中任一项所述的电路,其中,所述电路包括多个可编程阻抗驱动器电路,所述多个可编程阻抗驱动器电路的所述输出触点彼此并联耦合。
9.根据权利要求8所述的电路,其中,与不同的可编程阻抗驱动器电路相关联的多个控制触点被耦合到一起以接收相同的控制信号。
10.根据权利要求8所述的电路,还包括:
耦合到各个可编程阻抗驱动器电路的驱动器逻辑单元,所述驱动器逻辑单元接收输入数据信号并产生用于所述可编程阻抗驱动器电路的各个上拉信号和下拉信号;以及
去加重电路,所述去加重电路将所述输入数据信号的延迟并反相的变形传送给多个驱动器逻辑单元,其中,所述多个驱动器逻辑单元的数量是可编程的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410858178.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种同步波束成形信号的发送、接收方法、基站和终端
- 下一篇:时钟信号控制器