[发明专利]用于串行通讯的可编程阻抗传输器

说明书

本发明提供了一种用于串行通讯的可编程阻抗传输器。各个实施例包括用于在一条或多条传输线上传输数据信号的装置，方法和系统。在一个实施例中，传输器电路包括彼此并联耦合、以在传输线上驱动数据信号的多个可编程阻抗驱动器(PID)电路。各个PID电路可包括接收上拉信号的上拉晶体管，接收下拉信号的下拉晶体管，在上拉晶体管和下拉晶体管之间彼此串联耦合的第一电阻器和第二电阻器。输出触点可耦合到第一电阻器和第二电阻器之间的节点上，以响应于上拉信号和下拉信号传送输出信号。该各个PID电路还可包括与该第一电阻器和第二电阻器并联耦合的开关晶体管，以及控制触点，该控制触点耦合到该开关晶体管上，用以接收控制信号，以导通或关断该开关晶体管，从而控制输出触点上的阻抗。

技术领域

本发明的实施例总的来说涉及电子电路技术领域，具体而言，涉及可编程阻抗传输器电路。

背景技术

这里提供背景描述的目的在于整体呈现发明的背景。当前称为发明人的工作，在该背景部分所描述的内容以及其他没有认定为在申请日的现有技术的说明的方面的范围内，既不明确也不隐含地认可为针对本发明的现有技术。除非本文中另有所指，该部分所描述的方案对于本公开内容的权利要求不是现有技术，不被认可为该部分所包括的现有技术。

电压模式高速输入/输出(HSIO)传输器典型地包括驱动器位片(bit-slice)阵列，该阵列用以在一条或多条传输线上驱动数据信号。这种传输器通过使能或者禁止某个驱动器位片而提供了可编程输出阻抗。因此，可调节输出阻抗来补偿工艺、电压和温度(PVT)变化来满足输入/输出连接的阻抗规范。然而，HSIO传输器的典型结构具有几个缺点，例如焊片电容值(Cpad)大，功耗高，以及阻抗补偿和去加重操作相关联(例如，一个影响另一个操作)。

发明内容

根据本发明的一个方面，一种用于传输数据信号的电路，包括：上拉晶体管，在所述上拉晶体管的栅极端子处接收上拉信号；下拉晶体管，在所述下拉晶体管的栅极端子处接收下拉信号；在所述上拉晶体管与所述下拉晶体管之间彼此串联耦合的第一电阻器和第二电阻器；输出触点，所述输出触点耦合到所述第一电阻器与所述第二电阻器之间的节点，以传送响应于所述上拉信号和所述下拉信号的输出信号；与所述第一电阻器和所述第二电阻器并联耦合的开关晶体管；以及控制触点，所述控制触点耦合到所述开关晶体管的栅极端子，以接收控制信号来导通或关断所述开关晶体管，从而控制所述输出触点处的阻抗。

根据本发明的另一方面，一种用于传输数据信号的电路，包括：阻抗补偿电路，所述阻抗补偿电路产生多个控制信号以控制传输线上的阻抗；以及耦合到所述阻抗补偿电路的多个可编程阻抗驱动器电路，所述可编程阻抗驱动器电路彼此并联耦合以驱动所述传输线上的输出信号，其中，各个可编程阻抗驱动器电路包括多个控制单元，其中，各个控制单元的阻抗能够响应于所述多个控制信号中的一个控制信号而在高阻抗与低阻抗之间切换，并且其中，所述控制单元被编组为用以接收相同控制信号的组，所述组中的至少一个组包括来自不同可编程阻抗驱动器电路的控制单元，其中，所述各个控制单元包括：上拉晶体管，在所述上拉晶体管的栅极端子处接收上拉信号；下拉晶体管，在所述下拉晶体管的栅极端子处接收下拉数据信号；在所述上拉晶体管与所述下拉晶体管之间彼此串联耦合的第一电阻器和第二电阻器，其中，输出触点耦合到各个可编程阻抗驱动器电路的所有的控制单元的所述第一电阻器与所述第二电阻器之间的节点；以及与所述第一电阻器和所述第二电阻器并联耦合的开关晶体管，所述开关晶体管接收栅极端子处的相应控制信号以导通或关断所述开关晶体管，从而在所述高阻抗与所述低阻抗之间切换。