[实用新型]用于多路上变频模块的10MHz时钟电路

权利要求书

1.一种用于多路上变频模块的10MHz时钟电路，其特征在于，包括： 

外部时钟电路、板载时钟电路、时钟选择电路、时钟驱动电路； 

所述时钟选择电路的输入端分别连接外部时钟电路和板载时钟电路的输出端，其输出端连接所述时钟驱动电路的输入端；所述时钟驱动电路包括一个10MHz的输入端和四个10MHz的输出端。 

2.如权利要求1所述的用于多路上变频模块的10MHz时钟电路，其特征在于，所述外部时钟电路包括一个用于连接外部时钟源的SMA接头，所述SMA接头连接第一电容(C594)，所述第一电容(C594)连接所述外部时钟电路的输出端(EXT_10MHz)。 

3.如权利要求1所述的用于多路上变频模块的10MHz时钟电路，其特征在于，所述板载时钟电路包括有源晶振，所述有源晶振包括参考电压端(V_REF)、控制电压端(V_CTRL)、所述有源晶振的输出端(F_OUT)； 

其中，参考电压端(V_REF)连接第二电容(C588)和第一电阻(R322)，控制电压端(V_CRTL)连接所述第一电阻(R322)以形成分压，所述有源晶振的输出端(F_OUT)连接板载时钟电路的输出端(CLK_10MHz)。 

4.如权利要求2或3所述的用于多路上变频模块的10MHz时钟电路，其特征在于，所述时钟选择电路包括时钟复用芯片，所述时钟复用芯片包括第一输入端(INA)、第二输入端(INB)、第一输出端(CLK1)、第二输出端(CLK2)、第一控制端(NO_INA)、第二控制端(NO_INB)和第三控制端(SELB)； 

其中，第一输入端(INA)连接外部时钟电路的输出端(EXT_10MHz)，第二输入端(INB)连接板载时钟电路的输出端(CLK_10MHz)，第一输出端(CLK1)连接第二电阻(R328)，所述第二电阻(R328)连接时钟选择电路的输出端(MOD_CLK)。 

5.如权利要求4所述的用于多路上变频模块的10MHz时钟电路，其特征在于，所述时钟驱动电路包括时钟缓冲芯片，所述时钟缓冲芯片包括输入端(REF)、 第一输出端(CLK1)、第二输出端(CLK2)、第三输出端(CLK3)、第四输出端(CLK4)； 

其中，输入端(REF)连接时钟选择电路的输出端(MOD_CLK)，第一输出端(CLK1)、第二输出端(CLK2)、第三输出端(CLK3)、第四输出端(CLK4)分别连接时钟驱动电路的四个10MHz的输出端。 

6.如权利要求4所述的用于多路上变频模块的10MHz时钟电路，其特征在于，所述用于多路上变频模块的10MHz时钟电路还包括ARM模块，ARM模块的输入端连接第一控制端(NO_INA)、第二控制端(NO_INB)，ARM模块的输出端连接第三控制端(SELB)。