[实用新型]用于多路上变频模块的10MHz时钟电路

说明书

技术领域

本实用新型涉及一种时钟电路，更具体地说，涉及一种用于多路上变频模块的10MHz时钟电路。

背景技术

数字电视地面传输标准（GB20600-2006）是现有的广播电视地面传输国标，目前采用的是单输入单输出的调制器。因此，其调制器中频板具有专门提供10MHz时钟信号的晶振或外部时钟源，将高精度的10MHz时钟提供给调制器中频板上的上变频模块。然而，目前单输入单输出的调制器已经难以跟上最新的地面传输技术的发展水平，今后的地面传输技术将着力于多输入多输出（MIMO）技术。

因此，为了适应MIMO技术，需要将单输入单输出的调制器中频板改造成多输入多输出的调制器中频板。然而，虽然现有的调制器中频板上具有10MHz的时钟信号，但由于10MHz时钟需要同时给多个（例如4个）上变频模块提供高精度的时钟，如果直接与4个上变频模块相连，会造成时钟抖动很大，且时钟信号的幅度降低。

实用新型内容

本实用新型的目的旨在提供一种用于多路上变频模块的10MHz时钟电路，来解决现有技术中用于数字地面传输标准的调制器中频板上只有1路10MHz时钟，且不能直接分为多路的问题。

依据上述目的，实施本实用新型的一种用于多路上变频模块的10MHz时钟电路，包括外部时钟电路、板载时钟电路、时钟选择电路、时钟驱动电路。时钟选择电路的输入端分别连接外部时钟电路和板载时钟电路的输出端，其输出端连接所述时钟驱动电路的输入端。时钟驱动电路包括一个10MHz的输入端（REF）和四个10MHz的输出端。

优选的，外部时钟电路包括一个用于连接外部时钟源的SMA接头，SMA接头连接一电容（C594），电容（C594）连接输出端（EXT_10MHz）。

优选的，板载时钟电路包括有源晶振，有源晶振包括参考电压端（V_REF）、控制电压端（V_CTRL）、输出端（F_OUT）。其中，参考电压端（V_REF）连接电容（C588）和电阻（R322），控制电压端（V_CRTL）连接电阻（R322）以形成分压，输出端（F_OUT）连接板载时钟电路的输出端（CLK_10MHz）。

优选的，时钟选择电路包括时钟复用芯片，时钟复用芯片包括输入端（INA）、输入端（INB）、输出端（CLK1）、输出端（CLK2）、控制端（NO_INA）、控制端（NO_INB）和控制端（SELB）。其中，输入端（INA）连接输出端（EXT_10MHz），输入端（INB）连接输出端（CLK_10MHz），输出端（CLK1）连接电阻（R328），电阻（R328）连接时钟选择电路的输出端（MOD_CLK）。

优选的，时钟驱动电路包括时钟缓冲芯片，时钟缓冲芯片包括输入端（REF）、输出端（CLK1）、输出端（CLK2）、输出端（CLK3）、输出端（CLK4）。其中，输入端（REF）连接输出端（MOD_CLK），输出端（CLK1）、输出端（CLK2）、输出端（CLK3）、输出端（CLK4）分别连接时钟驱动电路的四个10MHz的输出端。

优选的，用于多路上变频模块的10MHz时钟电路还包括ARM模块，ARM模块的输入端连接控制端（NO_INA）、控制端（NO_INB），ARM模块的输出端连接控制端（SELB）。

采用了本实用新型的技术方案，能够将1路10MHz时钟信号分为4路10MHz的时钟信号时不造成时钟抖动，并且不降低时钟信号幅度。

附图说明

在本实用新型中，相同的附图标记始终表示相同的特征，其中：

图1是调制器中频板的结构框图；

图2是用于多路上变频模块的10MHz时钟电路的结构框图；

图3是图2中外部时钟电路的电路图；

图4是图2中板载时钟电路的电路图；

图5是图2中时钟选择电路的电路图；

图6是图2中时钟驱动电路的电路图。

具体实施方式

下面结合附图和实施例进一步说明本实用新型的技术方案。