[实用新型]基于CPCI-E总线的多DSP并行处理板有效
| 申请号： | 201420110713.9 | 申请日： | 2014-03-12 |
| 公开（公告）号： | CN203773274U | 公开（公告）日： | 2014-08-13 |
| 发明（设计）人： | 杜敏 | 申请（专利权）人： | 成都智恒博纳科技有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 成都天嘉专利事务所(普通合伙) 51211 | 代理人： | 张新 |
| 地址： | 610041 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 cpci 总线 dsp 并行 处理 | ||
1.基于CPCI-E总线的多DSP并行处理板，其特征在于：包括四个TigerSharc201浮点DSP处理器和一个Xilinx 7系列的XC7K325T 的FPGA，每个TigerSharc201浮点DSP处理器均与其余三个TigerSharc201浮点DSP处理器通过LINK口连接，四个TigerSharc201浮点DSP处理器均通过全双工LINK口经数据总线与XC7K325T的FPGA连接；所述XC7K325T的FPGA通过自定义高速接口与CPCI-Express桥连接；所述CPCI-Express桥通过并行扩展口连接到网络处理器NP，XC7K325T的FPGA通过数据总线连接四个TigerSharc201浮点DSP处理器，XC7K325T的FPGA通过CPCI-E总线连接接插件。
2.根据权利要求1所述的基于CPCI-E总线的多DSP并行处理板，其特征在于：所述CPCI-E总线按照×8的传输宽度设计。
3.根据权利要求2所述的基于CPCI-E总线的多DSP并行处理板，其特征在于：所述接插件为差分连接器，该差分连接器是全差分信号对结构，以每个差分信号P/N端对为一组，差分对外面包含一个接地的屏蔽片。
4.根据权利要求1所述的基于CPCI-E总线的多DSP并行处理板，其特征在于：所述CPCI-Express桥的单向传输速率总共达到2GB/S。
5.根据权利要求1所述的基于CPCI-E总线的多DSP并行处理板，其特征在于：所述XC7K325T的FPGA外接有双倍数据率同步动态随机存取存储器。
6.根据权利要求1所述的基于CPCI-E总线的多DSP并行处理板，其特征在于：所述XC7K325T的FPGA通过Rapid IO进行板间传输。
7.根据权利要求1所述的基于CPCI-E总线的多DSP并行处理板，其特征在于：所述网络处理器NP再连接MAC，MAC连接PHY，PHY连接RJ45。
8.根据权利要求1所述的基于CPCI-E总线的多DSP并行处理板，其特征在于：所述XC7K325T 的FPGA还通过数据总线连接四个TigerSharc201浮点DSP处理器，还通过数据总线连接SDRAM和FLASH。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都智恒博纳科技有限公司，未经成都智恒博纳科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201420110713.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于传输和接收多媒体内容的方法和设备
- 下一篇：集成包装认证系统及其方法
