[实用新型]基于CPCI-E总线的多DSP并行处理板

说明书

技术领域

本实用新型涉及高速数字信号通讯处理领域，特别是一种基于CPCI-E总线的多DSP并行处理板。

背景技术

现在市面上多数处理板都是以传统的CPCI总线接口为主。CPCI属于传统的并行接口总线，不符合现代通讯中串行传输的理念范畴。它不仅体积大，信号定义复杂，而且传输速度只有CPCI-E总线的十几分之一。显然无论多么强大的处理板搭配这种接口都会遇到传输的紧瓶，无法发挥本身固有的优势。而且目前市面上还没有将DDR3、千兆网络、Rapid IO、TigerSharc201、CPCI-E、Xilinx 7系列FPGA这些高端模块集于一体的处理板。最多也是实现上面的某一部分功能，且没有做成标准产品，更谈不上可扩展的高速接口。业界主要的都是以CPCI为主要传输接口，所以在整体功能上有很大的局限性。

现在的主流数字设计基本上都离不开DSP芯片的应用。2000年初，随着雷达、无线通讯等技术发展，大带宽高分辨力、多种信号处理方式和大容量数据的互相交互传输，使得对信号实时信号处理和传输的要求大大提高。随着大规模集成电路技术的发展，作为数字信号处理的核心数字信号处理器（DSP）得到了快速的发展和应用。当时业界以TI和ADI公司的DSP为主占据着绝大部分市场，两家公司都有定点和浮点型号，在应用上各有千秋。ADI公司于2003年推出全新一代浮点DSP处理器TigerSharc201（TS201），其结构如图1所示，它的推出在当时令ADI公司保持了浮点DSP领域绝对的长期优势。TS201性价比很高，兼有FPGA和ASIC信号处理性能和指令集处理器的高度可编程性，适用于大存储量、高性能、高速度的信号处理和图像处理。如雷达信号处理、无线基站、图像音频处理等。表1是ADI公司和TI公司使用比较普遍的典型浮点DSP性能的对比。

表                                                

从表1可以看出TS201的主要指标均高于TMS320C6713B，这也符合ADI公司当初设计这个芯片的初衷。尤其是内部3MB的缓存和4个高速Link口完全不同于传统的DSP设计理念，给设计师耳目一新的感觉。并使大家饱受困惑的“同时实现数据高速输入和输出“的问题得以解决。以前的DSP即便有EDMA方式的同步传输总线也只能在某一时刻接收或者发送，这样使总线传输带宽大大折扣（至少缩小一倍）。有些DSP为了解决这一个问题就增加了一些辅助通道，比如McBSP、HPI等。但是这些接口速率都非常低，最高也就几十MB的速率等级。这显然不能满足现代信号处理的需求。TS201的每对Link口的传输宽带为4，可以工作在全双工模式，总速率达到1GB/S。

但是目前没有将TS201应用于基于CPCI-E总线的处理板中，主要原因是TS201和CPCI-E都属于对技术水平要求较高，如果把他们柔和在一起就更比较困难，需要综合考虑的更多，是属于1+1>2的问题。

发明内容

本实用新型为解决上述技术问题，提供了一种基于CPCI-E总线的多DSP并行处理板，可以将DDR3、千兆网络、Rapid IO、TigerSharc201、CPCI-E、Xilinx 7系列FPGA这些高端模块集于一体，而且体积小，信号定义简单，传输速度较高。

本实用新型的技术方案如下：

基于CPCI-E总线的多DSP并行处理板，其特征在于：包括四个TigerSharc201（即TS201）浮点DSP处理器和一个Xilinx 7系列的XC7K325T 的FPGA（现场可编程逻辑阵列），每个TigerSharc201浮点DSP处理器均与其余三个TigerSharc201浮点DSP处理器通过LINK口连接，四个TigerSharc201浮点DSP处理器均通过全双工LINK口经过数据总线与XC7K325T的FPGA连接；所述XC7K325T FPGA通过自定义高速接口与CPCI-Express桥连接；所述CPCI-Express桥通过并行扩展口连接到网络处理器NP，XC7K325T的FPGA通过数据总线连接四个TigerSharc201浮点DSP处理器，XC7K325T的FPGA通过CPCI-E总线连接接插件。

所述CPCI-E总线按照×8的传输宽度设计，为了保证信号的高速传输（2.5Gbps/束）。