[实用新型]SRAM读取时间自测试电路

说明书

【技术领域】

本实用新型涉及静态随机存储器(SRAM)的时序测试电路领域，尤其涉及一种对SRAM的读取时间进行快速自测试的电路。 

【背景技术】

SRAM是一种常见的随机存取存储器，广泛应用于集成电路领域。读取时间(tACC:Access Time)是衡量SRAM性能的重要时序参数指标，它表征的是读操作时从时钟信号(CLK)上升沿到输出数据(Q)有效的延时。 

目前存储器的测试一般依赖于内自建测试(BIST)电路。BIST是一种广泛应用的可测性设计技术,它通过在芯片上内建的硬件电路自动实现存储器的高速测试。虽然它实现了测试的自动化，但是它只能证明SRAM功能正常，且SRAM的周期时间(Cycle Time)不大于测试时钟周期。因此通过传统的BIST电路可以获得SRAM的周期时间参数但是无法测量其读取时间。 

另外一种测试SRAM的读取时间的电路如图1所示，包括二路选择器(MUX0)、多个不同的延时电路(DEL0,DEL1,DEL2,…)、多路选择器(MUX1)、反相器(INV0,INV1)和用于对SRAM输出数据进行采样的锁存器(DFF)。该电路通过测试输入时钟信号CLK和锁存器DFF的时钟信号CLK_DEL之间的延时获得待测SRAM的读取时间tACC。使用该电路分两步进行测试：首先，二路选择器MUX0的使能信号OSC_EN为‘0’，CLK信号经过MUX0、延时电路其中之一、MUX1和INV0后变为信号OSC_OUT，OSC_OUT信号再经过INV1后变为信号CLK_DEL。通过多路选择器的使能信号DEL_SEL可以人为地选择不同的延时电路从而产生具有不同延时的CLK_DEL信号作为锁存器DFF的时钟信号对数据输出Q进行采样。通过不断的尝试不同的延时电路，直到能够测量到锁存器能够采样结果QX正确为止。其次，二路选择器MUX0的使能信号OSC_EN为‘1’，使得二路选择器(MUX0)、选定的延时电路、多 路选择器(MUX1)和反相器(INV0)形成了一个环形振荡器，通过测量振荡信号OSC_OUT的周期可以得到信号CLK到CLK_DEL的延时即SRAM的读取时间。该电路的缺点是：1.测量的过程比较繁琐，需要测试人员不停地改变延时电路选择信号DEL_SEL直到找到合适的延时使得锁存器的锁存结果正确，整个测试过程比较耗费时间；2.为了获得较大的测量范围和测量精度，必须要放置大量的延时电路，造成芯片面积的浪费。 

【实用新型内容】

本实用新型提出了一种SRAM读取时间自测试电路，以解决背景技术中所述现有技术的缺陷。通过对延时时间的自动扫描从而可以快速的找到合适的延时，并通过测量环形振荡器的输出振荡周期得到SRAM的读取时间值。 

为了实现上述目的，本实用新型采用如下技术方案： 

一种SRAM读取时间自测试电路，包括待测SRAM、一个二路选择器MUX、一个延时扫描电路DEL_TRIM、一个锁存器DFF、一个比较器COMPARATOR、一个计数器COUNTER、第一反相器和第二反相器； 

所述待测SRAM连接至输入地址信号线A、输入写使能信号线WEN、输入片选使能信号线CEN、输入时钟信号线CLK、输入数据线D和输出数据线Q； 

所述二路选择器MUX用于测试电路模式的切换，其使能端连接至测试模式选择信号线OSC_EN，其输入端A连接至第一反相器的输出端，其输入端B连接至输入时钟信号线CLK，其输出端连接至延时扫描电路DEL_TRIM的输入端I； 

当测试模式选择信号OSC_EN有效时，二路选择器MUX的输入端A连接至其输出端，否则其输入端B连接至其输出端； 

所述延时扫描电路DEL_TRIM的控制端C连接至计数器COUNTER的计数输出端，其输出端Z连接至第一反相器的输入端，其输入端至输出端之间的延时由连接至控制端的信号决 定； 

所述第一反相器的输出端连接至MUX的输入端A和第二反相器的输入端； 

所述第二反相器的输出端连接至锁存器DFF的时钟端； 

所述锁存器DFF负责对SRAM的输出数据进行采样，其时钟端连接至第二反相器的输出端，其输入数据端连接至SRAM的输出数据端Q，其输出数据端QX连接至比较器COMPARATOR的第一数据端；