[实用新型]移位寄存器、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括： 

预充复位模块,用于根据起始信号输入端输入的起始信号和所述复位信号输入端输入的复位信号对上拉模块进行预充或复位； 

上拉模块，用于将本级移位寄存器的输出端输出的信号上拉； 

第一电容，用于在上拉阶段提升所述上拉模块控制端的电压； 

下拉模块，用于将本级移位寄存器的输出端输出的信号下拉； 

截止模块，用于在上拉阶段断开所述预充复位模块与所述上拉模块之间的电连接； 

所述预充复位模块与第一电源和第二电源连接，所述上拉模块与第一时钟信号端连接，所述第一电容的第一端与所述上拉模块的控制端连接，所述第一电容的第二端与本级移位寄存器的输出端连接，所述下拉模块与第三电源连接，所述预充复位模块、所述上拉模块和所述下拉模块连接于第一节点，所述截止模块连接在所述第一节点和所述预充复位模块之间。 

2.根据权利要求1所述的移位寄存器，其特征在于，所述第二电源输出第二电源信号，所述第三电源输出第三电源信号，所述第二电源信号的电压为VGL，所述第三电源信号的电压为VGL1，VGL与VGL1的满足：VGL1≤VGL。 

3.根据权利要求1所述的移位寄存器，其特征在于，所述截止模块包括：第九薄膜晶体管、第十薄膜晶体管、第三电容和第四电源； 

所述第九薄膜晶体管的栅极与所述第四电源连接，所述第九薄膜晶体管的源极与所述预充复位模块连接，所述第九薄膜晶体管的漏极与所述第十薄膜晶体管的源极连接； 

所述第十薄膜晶体管的栅极与所述第四电源连接，所述第十薄膜晶体管的源极与所述第三电容的第一端连接，所述第十薄膜晶体管的漏极与所述第一节点连接； 

所述第三电容的第二端与本级移位寄存器的输出端、上一级移位寄存器的起始信号输入端或下一级移位寄存器的起始信号输入端连接。 

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一电源输出第一电源信号，所述第四电源输出第四电源信号，所述第一电源信号的电压VGH与所述第四电源信号的电压VGH1满足：VGH1≥VGH。 

5.根据权利要求3所述的移位寄存器，其特征在于，所述第一时钟信号端输出第一时钟信号，所述第一时钟信号处于高电平时的电压与所述第四电源输出的第四电源信号的电压相等，所述第一时钟信号处于低电平时的电压与所述第三电源输出的第三电源信号的电压相等。 

6.根据权利要求3所述的移位寄存器，其特征在于，所述截止模块还包括：第四电容； 

所述第四电容的第一端与所述第三电容的第一端连接，所述第四电容的第二端与所述第三电源连接。 

7.根据权利要求1所述的移位寄存器，其特征在于，所述上拉模块包括：第三薄膜晶体管和第八薄膜晶体管， 

所述第三薄膜晶体管的栅极与所述第一节点连接，所述第三薄膜晶体管的源极与所述第一时钟信号端连接，所述第三薄膜晶体管的漏极与本级移位寄存器的输出端连接； 

所述第八薄膜晶体管的栅极与所述截止模块连接，所述第八薄膜晶体管的源极与所述第一时钟信号端连接，所述第八薄膜晶体管的漏极与下一级移位寄存器的起始信号输入端连接。 

8.根据权利要求1所述的移位寄存器，其特征在于，所述下拉 模块包括：第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管、第二电容和第五电源； 

所述第四薄膜晶体管的栅极与第二时钟信号端连接，所述第四薄膜晶体管的源极与第三电源连接，所述第四薄膜晶体管的漏极与本级移位寄存器的输出端连接； 

所述第五薄膜晶体管的栅极与第一节点连接，所述第五薄膜晶体管的源极与所述第五电源连接，所述第五薄膜晶体管的漏极与第二电容的第二端连接； 

所述第六薄膜晶体管的栅极与所述第五薄膜晶体管的漏极连接，所述第六薄膜晶体管的源极与第三电源连接，所述第六薄膜晶体管的漏极与本级移位寄存器的输出端连接； 

所述第七薄膜晶体管的栅极与所述第五薄膜晶体管的漏极连接，所述第七薄膜晶体管的源极与第三电源连接，所述第七薄膜晶体管的漏极与所述第一节点连接； 

所述第二电容的第一端与所述第一时钟信号端连接； 

所述第二时钟信号端输出的第二时钟信号与所述第一时钟信号端输出的第一时钟信号相反。