[实用新型]磨轮结构及研磨设备

说明书

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种磨轮结构及研磨设备。

背景技术

随着CMOS工艺开发的不断发展，继续等比例缩小的局限越发明显，系统设计师们开始越来越多地转向多芯片封装，而不是继续依赖在单一芯片上集成更多的器件来提高性能。为了在叠层芯片封装中实现多芯片间的互连，目前仍采用引线键合技术，将芯片边缘的I/O端都连接到封装基板上。但随着电路密度和复杂性的持续增长，以及由此引发的互连过程中信号拥堵情况的加剧，使得采用这种方法无法解决频宽和功耗问题。3D叠层芯片封装技术(3D封装)采用直接穿过有源电路的多层互连结构，有望显著提高系统性能。

3D硅通孔(TSV，Through-Silicon-Via)技术为时下流行的3D封装技术。请参考图1，3D硅通孔技术是将器件晶圆1和载体晶圆2粘合，并在其中采用TSV进行连接。由于器件晶圆1的厚度较厚，因此，在器件晶圆1和载体晶圆2粘合后，会对器件晶圆1的背面进行一定的打磨工艺(Grinding process)，将器件晶圆1打磨减薄，如图2所示。

通常采用研磨设备进行打磨工艺，所述研磨设备会使用到磨轮10对器件晶圆1进行打磨，所述磨轮10包括轮体以及与所述轮体连接的若干研磨齿20。如图3所示，所述磨轮10的轮体为圆环状，所述若干研磨齿20设置于所述轮体一侧并间隔排列。其中，所述研磨齿20为长方体，其横截面为矩形，如图3和图4所示，相邻的研磨齿20的间距S1通常为4mm，研磨齿20的宽度W1通常为18.5mm，研磨齿20的高度H1通常为5mm。在实践中发现，由于研磨齿20的侧面与顶面是垂直的，即研磨齿20的侧面与顶面之间的夹度α为90°，也就是说，所述研磨齿边角较为尖锐，当磨轮10对器件晶圆1进行打磨时，若速率较快，研磨齿20的边角会与器件晶圆1存在剧烈摩擦，将晶圆表面磨出碎片(Peeling)，并且由于相邻研磨齿20之间的间距S1较小，碎片易存留于研磨齿的间隙中，残留的碎片在后续研磨过程中会在器件晶圆1上形成缺陷，影响器件晶圆1的良率。

实用新型内容

本实用新型的目的在于减少对器件晶圆打磨过程中形成的碎片。

为了实现上述目的，本实用新型提出了一种磨轮结构，所述磨轮结构包括：轮体和若干研磨齿，其中，所述研磨齿的底部固定于所述轮体的一侧面，所述研磨齿为多个并间隔排列，所述研磨齿的顶面和侧面的夹角大于90°。

可选的，在所述的磨轮结构中，所述轮体为环状。

可选的，在所述的磨轮结构中，相邻的研磨齿顶部的间距范围是4mm～5mm。

可选的，在所述的磨轮结构中，相邻的研磨齿底部的间距范围是3mm～4mm。

可选的，在所述的磨轮结构中，所述研磨齿的顶部宽度范围是16mm～20mm。

可选的，在所述的磨轮结构中，所述研磨齿的高度范围是4mm～6mm。

可选的，在所述的磨轮结构中，所述研磨齿的个数大于等于10个。

可选的，在所述的磨轮结构中，所述研磨齿的顶面和侧面的夹角为93°、95°或100°。

可选的，在所述的磨轮结构中，所述研磨齿为2排或者3排。

可选的，本实用新型还一种研磨设备，至少一个包括如上文所述的任意一种磨轮结构。

与现有技术相比，本实用新型的有益效果主要体现在：研磨齿的顶面和侧面的夹角大于90°，由于所述研磨齿的边角较钝，进行打磨时可减少碎片的产生，避免对晶圆造成损伤。并且，研磨齿顶面之间的间距大于研磨齿底面之间的间距，即便有碎片产生，碎片也可容易的从研磨齿间隙中排出，避免碎片残留在晶圆上形成缺陷。

附图说明

图1为器件晶圆和载体晶圆粘合的示意图；

图2为打磨后器件晶圆和载体晶圆粘合的示意图；

图3为现有技术中磨轮结构的俯视图；

图4为沿图3中A-A’向的剖面示意图；

图5为本实用新型一实施例中磨轮结构的俯视图；

图6为沿图5中A-A’向的剖面示意图。

具体实施方式

下面将结合示意图对本实用新型的磨轮结构及研磨设备进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。