[实用新型]基于可编程片上系统的SHDSL高速率传输模块

权利要求书

1.一种基于可编程片上系统的SHDSL高速率传输模块，其特征在于，包括： 

SOPC可编程片上系统(1)，其上有嵌入MicroBlaze软核(11)的可编程逻辑处理芯片FPGA(13)和异步收发传输器(12)，且 

所述SOPC可编程片上系统(1)与闪存FLASH(6)、SDRAM控制器(7)相互连接，所述MicroBlaze软核(11)与管理信息接口(3)相互连接，所述可编程逻辑处理芯片FPGA(13)与扩展业务接口(4)相互连接； 

SHDSL处理单元(2)，其与SOPC可编程片上系统(1)、环路接口(5)相互连接。 

2.如权利要求1所述的基于可编程片上系统的SHDSL高速率传输模块，其特征在于，所述的SOPC可编程片上系统(1)上嵌入MicroBlaze软核(11)的可编程逻辑处理芯片FPGA(13)和异步收发传输器(12)相互连接。 

3.如权利要求1所述的基于可编程片上系统的SHDSL高速率传输模块，其特征在于，所述SHDSL处理单元(2)包含并行控制接口(21)、RAM随机存储器(22)、嵌入式控制器(23)、数字前端DSP处理器(24)、模拟/数字转换器(25)、数字/模拟转换器(26)、回波抵消单元(27)、线路驱动单元(28)、线路接口(29)、AUX接口(210)、SDI串行数据接口(211)、时钟单元(212)、成帧/解帧(213)。 

4.如权利要求3所述的基于可编程片上系统的SHDSL高速率传输模块，其特征在于，所述并行控制接口(21)分别与RAM随机存储器(22)、嵌入式控制器(23)相互连接；且 

所述嵌入式控制器(23)分别与数字前端DSP处理器(24)、SDI串行数据接口(211)、时钟单元(212)、成帧/解帧(213)相互连接，且 

所述SDI串行数据接口(211)分别与AUX接口(210)、成帧/解帧(213)相互连接，成帧/解帧(213)与数字前端DSP处理器(24)相互连接，且 

所述数字前端DSP处理器(24)分别与模拟/数字转换器(25)、数字/模拟转换器(26)相连接，模拟/数字转换器(25)与回波抵消单元(27)相 连接，且 

所述线路驱动单元(28)分别与数字/模拟转换器(26)、回波抵消单元(27)相连接，回波抵消单元(27)、线路驱动单元(28)均与线路接口(29)相连接。 

5.如权利要求1或2所述的基于可编程片上系统的SHDSL高速率传输模块，其特征在于，所述的SOPC可编程片上系统(1)上的MicroBlaze软核(11)通过并行总线与并行控制接口(21)相互连接，所述的可编程逻辑处理芯片FPGA(13)通过TDM总线与AUX接口(211)相互连接。 

6.如权利要求1或3所述的基于可编程片上系统的SHDSL高速率传输模块，其特征在于，所述的SHDSL处理单元(2)通过线路接口(29)与环路接口(5)相互连接。