[实用新型]一种基于腔体技术多芯片叠加封装装置有效
| 申请号： | 201420433174.2 | 申请日： | 2014-08-01 |
| 公开（公告）号： | CN204102862U | 公开（公告）日： | 2015-01-14 |
| 发明（设计）人： | 袁正红;蒋学东;毛忠宇 | 申请（专利权）人： | 深圳市兴森快捷电路科技股份有限公司;广州兴森快捷电路科技有限公司;宜兴硅谷电子科技有限公司 |
| 主分类号： | H01L21/52 | 分类号： | H01L21/52;H01L23/488;H01L25/00;H01L21/60 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 张龙哺 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 技术 芯片 叠加 封装 装置 | ||
1.一种基于腔体技术多芯片叠加封装装置，其特征在于，包括：
基板（1），其上表面形成有上端敞口的腔体（11）；
第一芯片（2），设置于所述腔体（11）内，其与所述基板（1）电连接；及
多个第二芯片（3），堆叠到所述基板（1）的上表面上，各该第二芯片（3）设有焊盘，与基板（1）邻接的第二芯片（3）一端伸入所述第一芯片（2）正上方区域。
2.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述多个第二芯片（3）呈阶梯状依次堆叠在所述基板（1）上，并显露出各该第二芯片（3）的焊盘。
3.根据权利要求2所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述各第二芯片（3）和基板（1）之间通过第一导电构件（41）电连接。
4.根据权利要求2或3所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述相邻第二芯片（3）之间通过第二导电构件（42）电连接。
5.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述多个第二芯片（3）交错地堆叠在所述基板（1）上，且各该第二芯片（3）的焊盘突出于其邻接的第二芯片（3）。
6.根据权利要求5所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述各第二芯片（3）与基板（1）之间通过第一导电构件（41）电连接。
7.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）设有焊盘，第一芯片（2）与基板（1）之间通过第三导电构件（43）电连接，第三导电构件（43）位于所述腔体（11）内。
8.根据权利要求7所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）的焊盘离与其邻接的第二芯片（3）的同侧边缘的距离为0.05~1mm。
9.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）的边侧与腔体（11）内壁之间填充有封装胶（5）。
10.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）为控制芯片，所述第二芯片（3）为存储芯片。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市兴森快捷电路科技股份有限公司;广州兴森快捷电路科技有限公司;宜兴硅谷电子科技有限公司，未经深圳市兴森快捷电路科技股份有限公司;广州兴森快捷电路科技有限公司;宜兴硅谷电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201420433174.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种卷式电镀上料稳固导向装置
- 下一篇：一种颈枕
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
