[实用新型]一种乘除法器

权利要求书

1.一种乘除法器，用于实现任意位数无符号或有符号数除法运算和任意位数的无符号乘法运算，其特征在于，所述乘除法器包括： 

一数据预处理器，所述数据预处理器与一第一操作数、一第二操作数、一乘除法运算选择信号以及一除法模式选择信号连接，根据所述一乘除法运算选择信号以及一除法模式选择信号对所述第一操作数、第二操作数进行处理，当所述乘除法运算选择信号为除法时，所述第一操作数、第二操作数分别作为除数和被除数；当所述乘除法运算选择信号为乘法时，所述第一操作数、第二操作数分别作为乘数和被乘数； 

一迭代运算单元，所述迭代运算单元与所述数据预处理器连接，用于根据所述乘除法运算选择信号，进行余数补零及除数移位，或者进行乘数移位及被乘数扩展； 

一除法运算单元，所述除法运算单元与所述迭代运算单元连接，用于生成一两位商和一余数； 

一乘法运算单元，所述乘法运算单元与所述迭代运算单元连接，用于生成一乘积结果； 

一运算控制计数器，所述运算控制计数器与所述迭代运算单元、除法运算单元、乘法运算单元连接，所述运算控制计数器用于控制所述迭代运算单元的运算位数及运算过程； 

一结果寄存器，所述结果寄存器与所述除法运算单元及乘法运算单元连接，用于存放所述商、余数或乘积结果。 

2.如权利要求1所述的乘除法器，其特征在于，当所述乘除法运算选择信号为 除法时，所述数据预处理器对所述第一操作数和第二操作数取绝对值，并生成一商符号位；当被除数为零时，产生一溢出标志；当所述乘除法运算选择信号为乘法时，所述数据预处理器作为一数据缓冲器。 

3.如权利要求1所述的乘除法器，其特征在于，所述结果寄存器包括第一寄存器和第二寄存器，所述第一寄存器用于存放所述商或所述乘积结果的高位部分，所述第二寄存器用于存放所述余数或所述乘积结果的低位部分。 

4.如权利要求1所述的乘除法器，其特征在于，所述运算控制计数器、除法运算单元以及乘法运算单元的时钟频率是所述数据预处理器的m倍，m为自然数。 

5.如权利要求1所述的乘除法器，其特征在于，所述迭代运算单元包括一补零单元、移位单元以及一乘数扩展单元，所述补零单元及移位单元与所述除法运算单元连接，所述移位单元与所述乘数扩展单元与所述乘法运算单元连接；当所述乘除法运算选择信号为除法时，所述补零单元根据商的位数对当前余数与第一级余数进行补0，产生两个补零结果；所述移位单元根据所述运算控制计数器的计数值，对新的除数或乘数进行两次左移位，产生两个移位结果；所述乘数扩展单元根据用于根据运算控制计数器的计数值，取被乘数的两位，分别对被乘数的每一位数进行扩展，产生与乘数位数相同的两个扩展结果。 

6.如权利要求1所述的乘除法器，其特征在于，所述除法运算单元包括： 

一两位商生成器，用于根据余数补零后生成的第一补零结果、第二补零结果及除数移位后生成的第一移位结果、第二移位结果，根据所述第一第二补零结果与所述第一第二移位结果交叉搭配并判断大小生成一两位商； 

一商位存储器，用于保存每次迭代运算产生的两位商并产生所述商； 

一余数生成器，用于根据所述两位商，分别用余数减去第一次移位结果生成第一级余数，用所述第一级余数减去第二次移位结果生成第二级余数，在初始 阶段所述余数是取绝对值后的被除数； 

一余数存储器，用于保存所述第二级余数并产生所述余数。 

7.如权利要求1所述的乘除法器，其特征在于，所述乘法运算单元包括： 

一部分积生成单元，用于根据所述乘数移位后产生的两个扩展结果和被乘数扩展后产生的两个移位结果进行位与，生成第一部分积和第二部分积； 

一加法器，用于累加所述第一部分积、第二部分积以及一部分积累加和存储器的当前值；所述部分积累加和存储器存储所述加法器的输出值生成一乘积结果。