[实用新型]一种延迟锁相环和占空比矫正电路

权利要求书

1.一种延迟锁相环和占空比矫正电路，其特征在于：包括

第一占空比矫正电路DCC1：DCC输入时钟的占空比进行矫正后输出DCC输出时钟；

延迟锁相环DLL：接收DCC输出时钟作为DLL输入时钟进行时钟同步后输出DLL输出时钟；

以及第二占空比矫正电路DCC2：接收DLL输出时钟作为DCC2输入时钟进行占空比矫正后输出DCC2输出时钟。

2.根据权利要求1所述的延迟锁相环和占空比矫正电路，其特征在于：所述第一占空比矫正电路DCC1包括第一DCC延迟链、第二DCC延迟链、DCC鉴相器、DCC控制器以及上升沿触发器，所述第一DCC延迟链的输出端与上升沿触发器以及第二DCC延迟链的输入端连接，第二DCC延迟链的输出端与DCC鉴相器的输入端连接，所述DCC鉴相器的输出端与DCC控制器的输入端连接，所述DCC控制器的输出端同时控制第一DCC延迟链和第二DCC延迟链，所述第一DCC延迟链的输入端、DCC鉴相器的输入端和上升沿触发器的输入端均接收DCC输入时钟；

所述延迟锁相环DLL包括DLL延迟链、DLL鉴相器、DLL控制器以及DLL反馈电路，所述DLL延迟链的输出端与DLL反馈电路的输入端连接，所述DLL反馈电路的输出端与DLL鉴相器的输入端连接，所述DLL鉴相器的输出端与DLL控制器连接，所述DLL控制器的输出端控制DLL延迟链，所述上升沿触发器的输出端与DLL延迟链的输入端以及DLL鉴相器的输入端均连接；

所述第二占空比矫正电路DCC2与第一占空比矫正电路DCC1的结构相同。

3.根据权利要求1所述的延迟锁相环和占空比矫正电路，其特征在于：

所述第一占空比矫正电路DCC1包括DCC延迟链和第一上升沿触发器，所述DCC延迟链的输出端与第一上升沿触发器的输入端连接，DCC输入信号同时输入给DCC延迟链和第一上升沿触发器；

所述延迟锁相环DLL包括DLL延迟链、DLL鉴相器、DLL控制器以及DLL反馈电路，所述DLL延迟链的输出端与DLL反馈电路的输入端连接，所述DLL反馈电路的输出端与DLL鉴相器的输入端连接，所述DLL鉴相器的输出端与DLL控制器连接，所述DLL控制器的输出端控制DLL延迟链，所述上升沿触发器的输出端与DLL延迟链的输入端以及DLL鉴相器的输入端均连接；

所述第二占空比矫正电路DCC2包括第一DCC延迟链、第二DCC延迟链、DCC鉴相器、DCC控制器以及第二上升沿触发器，所述第一DCC延迟链的输出端与第二上升沿触发器以及第二DCC延迟链的输入端连接，第二DCC延迟链的输出端与DCC鉴相器的输入端连接，所述DCC鉴相器的输出端与DCC控制器的输入端连接，所述DCC控制器的输出端同时控制第一DCC延迟链、第二DCC延迟链以及DCC延迟链，所述第一DCC延迟链的输入端与DLL延迟链的输出端连接，所述DLL电路的输出端与第一DCC延迟链的输入端、第二上升沿触发器的输入端和DCC鉴相器的输入端均连接。