[实用新型]可减少功率器件导通电阻的栅极衬垫结构

说明书

技术领域

本实用新型涉及半导体器件领域，尤其涉及一种可减少功率器件导通电阻的栅极衬垫结构。

背景技术

导电性介于导体和绝缘体之间的物质即为半导体，利用半导体材料制作而成的电子器件因其具有特殊的导电特性，从而广泛应用于消费电子、计算机及其外设、通信、电源电器等领域。功率器件是一种由半导体材料制作而成的电子器件，它主要应用于电路中作为功率处理的器件。在现有功率器件的结构中，栅极衬垫（Gate PAD）100只是为了向栅极（Gate）传送器件的导通或截止（Turn On/Off）电气信号而是用的，其面积（领域）由封装时的金线键合（Wire bonding）用金属厚度决定，如图1所示，该栅极衬垫100一般呈方形块状，如为大小为500um×5000um的正方形。

实用新型内容

本实用新型的目的在于提供一种可减少功率器件导通电阻的栅极衬垫结构，可有效地降低应用该栅极衬垫结构的功率器件的导通电阻，导通电阻约降为原来的90%。

本实用新型的技术方案如下：本实用新型提供一种可减少功率器件导通电阻的栅极衬垫结构，包括：第一漂移层、形成于所述第一漂移层中的数个有源单元、形成于所述第一漂移层与数个有源单元上的数条栅极衬垫条、以及形成于所述数个有源单元与数条栅极衬垫条上的钝化层，每一所述栅极衬垫条的中心部位位于两相邻有源单元之间的第一漂移层的上方。

每一所述栅极衬垫条呈长方体状。

每一所述栅极衬垫条的宽度为2-10um，相邻两栅极衬垫条之间的间距为5-15um。

每一所述栅极衬垫条的宽度为6um，相邻两栅极衬垫条之间的间距为9um。

所述可减少功率器件导通电阻的栅极衬垫结构还包括数个绝缘层，所述绝缘层的数量等于所述栅极衬垫条的数量，每一所述绝缘层设形成于一栅极衬垫条的下方。

所述可减少功率器件导通电阻的栅极衬垫结构还包括形成于所述钝化层上的金属层以及形成于所述第一漂移层下方的第二漂移层，所述第一与第二漂移层均为N型漂移层。

每一所述有源单元的面积为15um×15um，所述有源单元的数量为2-3200。

每一所述有源单元包括：P-掺杂区、以及形成于所述P-掺杂区中的P+掺杂区与两N+掺杂区，所述P+掺杂区位于所述P-掺杂区内部的中下方，所述两N+掺杂区对称设于所述P-掺杂区内。

每一所述P-掺杂区的厚度为3um，每一所述N+掺杂区的厚度为0.5um。

采用上述方案，本实用新型的可减少功率器件导通电阻的栅极衬垫结构，其中栅极衬垫结构由数条栅极衬垫条构成，并在该栅极衬垫条下方形成数个有源单元，可以增加微电流，同时也有效地降低应用该栅极衬垫结构的功率器件的导通电阻，导通电阻约降为原来的90%。

附图说明

图1为现有功率器件中栅极衬垫结构的结构示意图。

图2为本实用新型可减少功率器件导通电阻的栅极衬垫结构的结构示意图。

图3为本实用新型可减少功率器件导通电阻的栅极衬垫结构中有源单元的结构示意图。

图4为现有功率器件与应用本实用新型栅极衬垫结构的功率器件的导通电阻对比示意图。

图5为现有功率器件与应用本实用新型栅极衬垫结构的功率器件的源漏极击穿电压对比示意图。

图6为现有功率器件与应用本实用新型栅极衬垫结构的功率器件的导通电压对比示意图。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

请参阅图2与图3，本实用新型提供一种可减少功率器件导通电阻的栅极衬垫结构，包括：第一漂移层2、形成于所述第一漂移层2中的数个有源单元3、形成于所述第一漂移层2与数个有源单元3上的数条栅极衬垫条4、以及形成于所述数个有源单元3与数条栅极衬垫条4上的钝化层5。每一所述栅极衬垫条4的中心部位位于两相邻有源单元3之间的第一漂移层2的上方。本实用新型将栅极衬垫结构设计成由数条栅极衬垫条4构成，并在该栅极衬垫条4下方形成数个有源单元3，可以增加微电流，同时也有效地降低应用该栅极衬垫结构的功率器件的导通电阻Rds（on），导通电阻Rds（on）约降为原来的90%

具体的，每一所述栅极衬垫条4呈长方体状。每一所述栅极衬垫条4的宽度L为2-10um，相邻两栅极衬垫条之间的间距L2为5-15um。在本实施例中，每一所述栅极衬垫条4的宽度L1优选为6um，相邻两栅极衬垫条4之间的间距L2优选为9um。