[实用新型]集成电路存储器

权利要求书

1.一种集成电路存储器(MEM)，其特征在于，包括：

-至少一个字线(WL_i)，包括采用热电子注入编程的分裂栅极存储器单元(C_i，j、C’_i，j、C”_i，j)的行，每个分裂栅极存储器单元包括：

-选择晶体管分区，具有用于产生热电子的垂直沟道区域，以及用于控制在所述垂直沟道区域中的热电子的产生的嵌入式垂直选择栅极(SG)，以及

-浮置栅极晶体管分区，具有水平沟道区域、水平浮置栅极(FG)和水平控制栅极(CG)，

-选择线(SL)，用于将选择电压(VS)施加至所述行的存储器单元的选择栅极(SG)，

-控制栅极线(CGL)，用于将栅极电压(VG)施加至所述行的存储器单元的控制栅极(CG)，

-位线(BL)，用于单独地施加编程电流(Ip)至所述存储器单元，

源极平面(SP、NL)，嵌入在所述存储器单元下方并且由所述字线(WL_i)的存储器单元共用，以收集用于编程存储器单元的编程电流(Ip)，

其中，所述存储器单元的选择晶体管分区连接至所述源极平面(SP)，而所述存储器单元的浮置栅极晶体管分区连接至所述位线(BL)，

所述集成电路存储器(MEM)包括：

编程电流控制电路(PCCT、PCCT1、PCCT2)，配置用于通过作用于施加至所述选择线(SL)的选择电压(VS)来控制流过存储器单元的所述编程电流(Ip)，以便控制施加至控制在所述垂直沟道区域中热电子的产生的所述垂直选择栅极的电压以及由此同时控制所述存储器单元的热电子注入性能。

2.根据权利要求1所述的存储器，其特征在于，所述编程电流 控制电路(PCCT1)包括：

-至少一个测试存储器单元(EC1、EC2)，

-用于在所述存储器单元中产生参考电流(Ipref)的装置(IG2)，以及

-用于将在所述测试存储器单元的端子处获得的选择电压(VSref)施加至所述选择线(SL)的装置(N1、N2、SD2)。

3.根据权利要求2所述的存储器，其特征在于，所述测试存储器单元具有与所述字线的存储器单元相同的结构，以及其中配置所述编程电流控制电路(PCCT1)以施加直流电压(Vpass)至所述测试存储器单元(EC1、EC2)的浮置栅极(FG)。

4.根据权利要求2和3之一所述的存储器，其特征在于，所述测试存储器单元具有与所述字线的存储器单元相同的结构，以及其中所述编程电流控制电路配置用于在所述测试存储器单元的选择晶体管分区的选择栅极(SG、N2)处获得所述参考电压(VSref)。

5.根据权利要求4所述的存储器，其特征在于，所述测试存储器单元的端子(VN1)链接至在第二输入接收直流电压(Vc)的差分放大器(CP)的第一输入，所述差分放大器的输出链接至所述测试存储器单元的选择晶体管分区的选择栅极(SG、N2)。

6.根据权利要求1所述的存储器，其特征在于，所述编程电流控制电路(PCCT2)包括：

-电路(SCT)，用于测量在待编程的存储器单元连接的位线(BL)中传播的电流(Ir、Ip)，以及

-电路(CPU、VSGEN)，用于调整所述选择电压(VSref)，使得在所述位线中测得的电流等于或者接近于参考电流(Irref、Ipref)。

7.根据权利要求6所述的存储器，其特征在于，所述电流测量电路包括至少一个读出放大器(SA0-SA7)，配置用于施加读取电压(VDr)至所述位线，并且当高于所述参考电流(Irref)的电流在所述位线中传播时提供改变其逻辑值的二进制数据(DTR)。

8.根据权利要求7所述的存储器，其特征在于，所述编程电流控制电路(PCCT2)配置用于：

-执行校准所述选择电压(VS)的阶段，包括通过逐次逼近确定使得由所述读出放大器提供的二进制数据改变其逻辑状态的选择电压(VSref)，以及

-执行编程所述存储器单元的阶段，使用等于在所述校准阶段期间确定的所述选择电压(VSref)或者为其函数的电压(VSref)作为选择电压来对所述存储器单元进行编程。