[实用新型]集成电路存储器

说明书

技术领域

本实用新型涉及包括分裂栅极存储器单元的集成电路存储器，每一个分裂栅极存储器单元包括选择晶体管分区和浮栅晶体管分区。选择晶体管分区包括选择栅极，而浮栅晶体管分区包括浮置栅极和控制栅极。

背景技术

传统地通过热电子注入(“热载流子注入”)编程所谓的“分裂栅极”存储器单元。与隧道效应编程相比，通过热电子的编程具有时间短的优点，通常比隧道效应编程短100倍。为了更好理解，与对于隧道效应编程的数毫秒相比，通过热电子的注入对存储器单元的编程时间通常在几微秒的量级。

在热电子编程期间，存储器单元的两个晶体管分区协作以便于将电荷注入浮置栅极中。选择晶体管分区具有其中出现电流的导电沟道，该电流包括称作“热电子”的高动能的电子。当该电流到达浮置栅极晶体管分区的导电沟道时，出现注入区域，其中高能电子在由施加至控制栅极的电压所产生的横向电场的效应下而注入浮置栅极中。

为了获得良好的注入性能，必须确保选择晶体管分区工作在饱和模式下以使其导电沟道在注入区域附近具有收缩区域。电流集中在收缩区域中促使出现高动能电子，注入性能随后最大化。选择晶体管分区的该饱和工作模式也称作“弱反型”或“亚阈值”(阈值电压之下的工作模式)。

传统的通过借由电流源在存储器单元中施加编程电流来获得选择晶体管分区的饱和工作模式，而该选择晶体管分区的漏极-源极电压由共发射极共基极放大器效应而自动的调整为所施加的电流。该配置结构示出在图1中，示出了在存储器阵列的字线WL_i中分裂栅极存储器单元C1_i，j的设置，以及由附图标记IG1表示的上述电流源的设置。

存储器单元的选择晶体管ST分区的选择栅极SG连接至选择线SL_i，并且浮置栅极晶体管FGT分区的控制栅极CG连接至控制栅极线CGL_i。选择晶体管分区的漏极D连接至位线BL_i，并且浮置栅极晶体管FGT分区的源极S连接至源极线SCL_j。选择线SL_i、控制栅极线CGL_i和源极线SCL_i平行并且链接至字线的所有存储器单元。位线BL_j横跨线SL_i、CGL_i、SCL_i并且也连接至属于其它字线的存储器单元(未示出)。

电流源IG1设置在位线BL_j的端部和接地之间。选择线SL_i接收选择电压VS_i，控制栅极线CGL_i接收栅极电压VG_i，并且源极线SCL_i接收源极线电压VSL。电压VG通常为高，例如10V，以在浮置栅极晶体管FGT分区的沟道中产生促进了电子注入浮置栅极中的横向电场。电压VSL足够高，例如4V，以确保存储器单元导通。选择电压VS通常设置在大于选择晶体管分区的阈值电压的任何数值下，例如在1V和3V之间，选择晶体管ST分区的饱和工作模式由电流源IG1所施加。由电流源IG1施加的编程电流因此从源极线SCL_i传播至位线BL_j。沿与电流相反方向传播的电子流穿过选择晶体管分区的沟道直至其到达收缩区域，并且随后注入指向浮置栅极晶体管选择的沟道中。

偏离了它们良好注入性能，分裂栅极存储器单元具有比传统闪存单元占据更多半导体表面的缺点，闪存也由热电子注入编程但是仅包括一个控制栅极。