[实用新型]移位寄存器单元电路、移位寄存器及显示装置

权利要求书

1.一种移位寄存器单元电路，其特征在于，包括：触发信号端、第一时钟端、第二时钟端、复位端、栅极输出端、低电平端、存储电容、复位模块、第一下拉模块、第二下拉模块、充电模块和输出控制模块；

所述充电模块连接所述触发信号端和所述存储电容，用于在所述触发信号端为高电平时为存储电容充电；

所述输出控制模块连接所述触发信号端、第一时钟端、第二时钟端、栅极输出端及存储电容，用于在存储电容的第一端为高电平和第二时钟端为高电平时使所述栅极输出端高电平；所述存储电容第二端连接所述栅极输出端；

所述第一下拉模块连接第一时钟端、存储电容和低电平端，第二下拉模块连接第一下拉模块、存储电容和低电平端；所述第一下拉模块用于将所述存储电容的第二端拉至低电平，并在所述存储电容的第一端为低电平时触发所述第二下拉模块将所述存储电容两端均拉至低电平；

所述复位模块连接所述复位端、存储电容和低电平端，用于将所述存储电容两端拉至低电平。

2.如权利要求1所述的移位寄存器单元电路，其特征在于，所述充电模块包括：第四晶体管和第五晶体管，所述第四晶体管的栅极和源极连接触发信号端，漏极连接所述存储电容的第一端，用于将所述触发信号端的高电平信号传输至所述存储电容的第一端；所述第五晶体管的栅极连接所述第一时钟端，源极连接所述存储电容的第一端，漏极连接所述触发信号端，用于在第一时钟端为高电平且触发信号端为低电平时，将所述存储电容的第一端拉至低电平。

3.如权利要求2所述的移位寄存器单元电路，其特征在于，所述输出控制模块包括：第一晶体管，所述第一晶体管的栅极连接存储电容的第一端，源极连接所述第二时钟端，漏极连接所述栅极输出端，用于在所述存储电容第一端为高电平时，将所述第二时钟端的高电平信号输出至所述栅极输出端。

4.如权利要求3所述的移位寄存器单元电路，其特征在于，所述第一下拉模块包括：第八晶体管、第九晶体管和第十晶体管；所述第二下拉模块包括：第三晶体管和第七晶体管；

所述第九晶体管的栅极和源极连接所述第一时钟端，漏极连接所述第八晶体管的源极，所述第八晶体管的栅极连接所述存储电容的第一端，漏极连接所述低电平端，所述第十晶体管的栅极连接所述第一时钟端，源极连接所述栅极输出端，漏极连接所述低电平端；所述第三晶体管的栅极连接所述第八晶体管的源极，源极连接所述存储电容的第二端，漏极连接所述低电压端，第七晶体管的栅极连接所述第八晶体管的源极，源极连接所述低电平端，漏极连接所述存储电容的第一端；

所述第八晶体管和第九晶体管用于在所述存储电容的第一端为高电平时，形成从第一时钟端到低电平端的通路，或者在所述存储电容的第一端为低电平时使第八晶体管的源极变为高电平，以使所述第三晶体管和第七晶体管打开将存储电容的两端拉至低电平；

并且第十晶体管用于在所述第一时钟端为高电平时将所述栅极输出端拉至低电平。

5.如权利要求4所述的移位寄存器单元电路，其特征在于，所述复位模块包括：第二晶体管和第六晶体管，所述第二晶体管的栅极连接所述复位端，源极连接所述低电平端，漏极连接所述存储电容的第二端，用于在复位端为高电平时将所述存储电容的第二端拉至低电平；所述第六晶体管的栅极连接所述复位端，源极连接所述存储电容的第一端，漏极连接所述低电平端，用于在复位端为高电平时将所述存储电容的第一端拉至低电平。

6.一种移位寄存器，其特征在于，包括级联的若干如权利要求1～5中任一项所述的移位寄存器单元电路。

7.一种显示装置，其特征在于，包括如权利要求6所述的移位寄存器。