[发明专利]具有锗或III‑V族有源层的深环栅极半导体器件

权利要求书

1.一种非平面半导体器件，包括：

异质结构，所述异质结构设置在衬底上方，所述异质结构包括位于具有不同组分的上部层与下部层之间的异质结；

有源层，所述有源层设置在所述异质结构上方并且具有不同于所述异质结构的所述上部层和下部层的组分；

栅极电极叠置体，所述栅极电极叠置体设置在所述有源层的沟道区上并且完全环绕所述有源层的所述沟道区，并且所述栅极电极叠置体设置在所述上部层中的沟槽中并且至少部分地在所述异质结构的所述下部层中；

源极区和漏极区，所述源极区和所述漏极区设置在所述栅极电极叠置体的任一侧上的所述有源层中和所述上部层中，但不在所述下部层中；以及

隔离区，所述隔离区相邻于所述源极区和所述漏极区并且至少部分地设置到所述异质结构中，其中，所述栅极电极叠置体设置到所述异质结构中的深度比所述隔离区的深度更深，并且其中，所述隔离区的所述深度比所述有源层的所述沟道区的最底部表面的深度更深。

2.根据权利要求1所述的非平面半导体器件，其中，所述有源层的所述沟道区具有比所述下部层更低的带隙，并且所述下部层具有比所述上部层更低的带隙。

3.根据权利要求2所述的非平面半导体器件，其中，所述有源层的所述沟道区实质上包括锗，所述下部层包括Si_xGe_1-x，以及所述上部层包括Si_yGe_1-y，其中，1>y>x>0。

4.根据权利要求3所述的非平面半导体器件，其中，y为0.5，以及x为0.3。

5.根据权利要求2所述的非平面半导体器件，其中，所述有源层、所述下部层和所述上部层各自包括不同的III-V族材料。

6.根据权利要求1所述的非平面半导体器件，其中，所述栅极电极叠置体设置到所述异质结构中的深度为所述异质结构中的所述源极区和所述漏极区的深度的2-4倍。

7.根据权利要求1所述的非平面半导体器件，还包括：

一条或多条纳米线，所述一条或多条纳米线以垂直布置的方式设置在所述有源层上方，其中，所述栅极电极叠置体设置在所述纳米线中的每一条纳米线的沟道区上并且完全环绕所述纳米线中的每一条纳米线的所述沟道区。

8.一种制造非平面半导体器件的方法，包括：

在衬底上方形成异质结构，所述异质结构包括位于具有不同组分的上部层与下部层之间的异质结；

在所述异质结构上方形成有源层，所述有源层具有不同于所述异质结构的所述上部层和下部层的组分；

在所述上部层中和至少部分地在所述下部层中形成沟槽；

在所述有源层的沟道区上形成栅极电极叠置体，并且在所述上部层的所述沟槽中和至少部分地在所述下部层中形成栅极电极叠置体，所述栅极电极叠置体完全环绕所述有源层的所述沟道区；以及

在所述栅极电极叠置体的任一侧上的所述有源层中和所述上部层中但不在所述下部层中，形成源极区和漏极区；以及

将隔离区至少部分地形成到所述异质结构中，所述隔离区相邻于所述源极区和所述漏极区，其中，所述栅极电极叠置体被形成到所述异质结构中的深度比所述隔离区的深度更深。

9.根据权利要求8所述的方法，其中，在替代栅极工艺中去除伪栅极结构之后执行在所述上部层中和至少部分地在所述下部层中形成所述沟槽。

10.根据权利要求8所述的方法，其中，所述有源层的所述沟道区具有比所述下部层更低的带隙，并且所述下部层具有比所述上部层更低的带隙。

11.根据权利要求10所述的方法，其中，所述有源层的所述沟道区实质上包括锗，所述下部层包括Si_xGe_1-x，并且所述上部层包括Si_yGe_1-y，其中，1>y>x>0。

12.根据权利要求11所述的方法，其中，y为0.5，并且x为0.3。

13.根据权利要求10所述的方法，其中，所述有源层的所述沟道区、所述下部层和所述上部层各自包括不同的III-V族材料。