[发明专利]具有锗或III‑V族有源层的深环栅极半导体器件

说明书

技术领域

本发明的实施例涉及半导体器件领域，并且具体而言，涉及具有锗或III-V族有源层的深环栅极半导体器件。

背景技术

在过去几十年里，集成电路中特征的按比例缩放一直是日益增长的半导体行业的驱动力。按比例缩放到越来越小的特征实现了半导体芯片的有限面积上功能单元的增加的密度。例如，缩小晶体管尺寸允许在芯片上并入增加数目个存储器器件，导致制造具有更大能力的产品。然而，对越来越大能力的驱动并非没有问题。优化每一个器件的性能的必要性变得越来越重要。

在集成电路器件的制造中，多栅极晶体管(诸如，三栅极晶体管)已随着器件尺寸继续按比例减小而变得更为普遍。在常规工艺中，三栅极晶体管通常制造在体硅衬底或绝缘体上硅衬底上。在一些情况下，体硅衬底由于其较低成本并且因为其实现较不复杂的三栅极制造工艺而是优选的。在其它情况下，绝缘体上硅衬底由于其可提供减少的泄漏而是优选的。

在体硅衬底上，当将金属栅极电极的底部与晶体管本体的底部处的源极延伸尖端和漏极延伸尖端(即，“鳍”)对准时，三栅极晶体管的制造工艺常常遇到问题。当三栅极晶体管形成在体衬底上时，需要适当的对准以实现最佳栅极控制并且减少短沟道效应。例如，如果源极延伸尖端和漏极延伸尖端比金属栅极电极深，则可能出现晶体管穿通。替代地，如果金属栅极电极比源极延伸尖端和漏极延伸尖端深，则结果可能是不想要的栅极电容寄生现象。

已尝试许多不同技术来减少晶体管的结泄漏。然而，在结泄漏抑制领域中仍需要显著改进。

附图说明

图1示出了具有用于泄漏抑制的底部栅极隔离(BGI)结构的基于锗的半导体器件的横截面视图。

图2示出了根据本发明的实施例的具有带深环栅极结构的锗有源层的半导体器件的横截面视图。

图3A示出了根据本发明的实施例的具有锗有源层和深环栅极结构的非平面半导体器件的示意性自顶向下视图。

图3B示出了根据本发明的实施例的图3A的非平面半导体器件的示意性横截面视图。

图4示出了根据本发明的实施例的具有锗有源层和深环栅极结构的鳍式场效应晶体管类型半导体器件的成角度的视图。

图5A示出了根据本发明的实施例的基于纳米线的半导体结构的三维横截面视图。

图5B示出了根据本发明的实施例的图5A的基于纳米线的半导体结构如沿a-a’轴获取的横截面沟道视图。

图5C示出了根据本发明的实施例的图5A的基于纳米线的半导体结构如沿b-b’轴获取的横截面间隔体视图。

图6包括根据本发明的实施例的沿基于锗的器件的沟道区获取的横截面视图的隧道电子显微镜(TEM)图像以及相对应的饱和电流(Idsat)随与基于锗的器件中的层相对应的栅极电压(Vg)变化的绘图。

图7示出了根据本发明的一个实施方式的计算器件。

具体实施方式

描述了具有锗或III-V族有源层的深环栅极半导体器件。在以下描述中，阐述许多具体细节(诸如，具体集成和材料域)以便提供对本发明的实施例的透彻理解。对于本领域技术人员将显而易见的是，本发明的实施例可以在没有这些具体细节的情况下得以实施。在其它情况下，未详细描述公知的特征(诸如，集成电路设计版图(layout))，以便不会不必要地使本发明的实施例模糊不清。此外，应当理解的是，图中所示的各个实施例是示例性表示并且未必按比例绘制。

本文中所述的一个或多个实施例将如下器件作为目标，该器件具有远低于该器件的源极区和漏极区的深度的延伸到有源区或叠置体中的栅极叠置体。虽然在结构上不同，但所产生的提供泄漏抑制的能力可描述为类似于欧米茄场效应晶体管类型器件。本文中所述的深环栅极器件可特别适于具有纳米线或纳米带沟道的基于锗或III-V材料的场效应晶体管(FET)。下文所述的一个或多个实施例针对减少锗或III-V材料有源层器件中的寄生泄漏的方法和所产生的结构。例如，一个或多个实施例对改善纳米线或环栅极器件中的性能可能特别有效。