[发明专利]锁相回路锁定指示器

权利要求书

1.一种指示锁相回路的反馈分频器输出信号何时具有足够接近于输入参考时钟信号的频率的频率的电路，其中所述电路评估所述锁相回路相频检测器的所述输出信号以确立所述锁相回路相对于所述输入参考时钟信号的锁定信号，其中所述相频检测器提供向上脉冲信号、向下脉冲信号、非向上脉冲信号以及非向下脉冲信号，其中所述非向上脉冲信号和所述非向下脉冲信号分别与所述向上脉冲信号和所述向下脉冲信号互补，

其中所述电路包括第一OR门和第二OR门，所述第一OR门接收所述向上脉冲信号和所述向下脉冲信号且产生经OR运算的向上脉冲信号和向下脉冲信号，所述第二OR门接收所述非向上脉冲信号和所述非向下脉冲信号且产生经OR运算的非向上脉冲信号和非向下脉冲信号，其中所述电路进一步经配置以将所述经OR运算的向上脉冲信号和向下脉冲信号的持续时间与所述经OR运算的非向上脉冲信号和非向下脉冲信号的持续时间作比较，且

其中当所述经OR运算的向上脉冲信号和向下脉冲信号的所述持续时间比所述经OR运算的非向上脉冲信号和非向下脉冲信号的所述持续时间的特定分数小时，所述电路产生所述锁定信号。

2.根据权利要求1所述的电路，其中所述分数的大小通过在所述电路中所使用的多个晶体管的大小来确立。

3.根据权利要求2所述的电路，其中所述晶体管经由通过编程的数字输入来控制。

4.根据权利要求1所述的电路，其中所述电路具有由可控制电流源的选定输出电流所控制的响应速度。

5.根据权利要求1所述的电路，其中所述电路可操作以与任何CMOS技术一起使用，不管特征大小如何。

6.根据权利要求1所述的电路，其中所述电路可操作以与使用相频检测器的任何PLL架构一起使用以产生加速和减速脉冲信号。

7.根据权利要求1所述的电路，其中所述电路可操作以促进使用PLL的系统芯片的启动时间缩短。

8.根据权利要求1所述的电路，其中所述电路可操作以检测PLL已经失去锁定，从而提高系统安全性。

9.根据权利要求1-4和6中任一权利要求所述的电路，其进一步包括：

第一相位检测电路，其产生所述向上脉冲信号及所述向下脉冲信号；

第二相位检测电路，其产生所述非向上脉冲信号及所述非向下脉冲信号。

10.根据权利要求9所述的电路，其中所述分数大小通过在所述电路中所使用的多个晶体管的大小来确立。

11.根据权利要求10所述的电路，其中所述晶体管经由通过编程的数字输入来控制。

12.根据权利要求9所述的电路，其中所述电路具有由可控制电流源的选定输出电流所控制的响应速度。

13.根据权利要求9所述的电路，其中所述分数的值根据以下确定：

(Tvub OR Tvdb)×(8－准确度)/8＝(Tvuu OR Tvdn)×8,

其中，Tvub、Tvdb、Tvuu以及Tvdn表示所述脉冲信号的持续时间，且准确度为表示选定准确度的数字值。

14.根据权利要求9所述的电路，其进一步包含输入时钟周期计数器，所述输入时钟周期计数器经配置以阻止针对当准确度设定为高时的第一持续时间及当所述准确度设定为低时的第二较长持续时间指示所述锁定信号。

15.根据权利要求9所述的电路，其中所述电路可操作以与任何CMOS技术一起使用，不管特征大小如何。

16.根据权利要求9所述的电路，其中所述电路可操作以促进使用PLL的系统芯片的启动时间缩短。