[发明专利]执行串匹配的装置和方法

权利要求书

1.一种执行串匹配的装置，包括：

处理器元件；以及

逻辑，用以：

接收包括第一串元素的型式，以用在串匹配操作中；

在处理器元件的第一矢量寄存器中实例化测试位掩码，所述第一矢量寄存器包括多个分道；

将第一矢量寄存器的多个分道的最高有效位(MSB)位置处的位值拷贝到第一矢量掩码，作为矢量值；

位移位矢量值作为标量值；

位移位第一矢量寄存器；

采用第一矢量掩码的矢量值，以选择性地填充处理器元件的第二矢量寄存器的分道的最低有效位(LSB)位置；以及

在按位逻辑或运算中将第二矢量寄存器组合到第一矢量寄存器中。

2.根据权利要求1所述的装置，所述逻辑用以接收包括第二串元素的序列，以用在串匹配操作中，所述串匹配操作标识序列内型式的出现。

3.根据权利要求2所述的装置，包括显示器，所述逻辑用以视觉地呈现是否在序列内发现型式的指示。

4.根据权利要求2所述的装置，所述逻辑用以向计算设备传输对是否在序列内发现型式进行指示的结果数据，从所述计算设备经由网络而接收型式和序列中的至少一个。

5.根据权利要求1所述的装置，处理器元件基于单指令多数据(SIMD)架构。

6.根据权利要求1所述的装置，所述逻辑用以：

在按位逻辑与运算中组合第一矢量寄存器与充当MSB掩码的第三矢量寄存器，以将第一矢量寄存器的多个分道的MSB位位置处的位值拷贝到第一矢量掩码；

采用矢量值，以用1选择性地填充第二矢量寄存器的分道的位；以及

在按位逻辑与运算中组合第二矢量寄存器与充当LSB掩码的第四矢量寄存器，以选择性地填充第二矢量寄存器的分道的LSB位位置。

7.根据权利要求1所述的装置，所述逻辑用以：

计算存储测试位掩码所需的第一矢量寄存器的分道的数量，所述测试位掩码具有等于第一串的元素数量的位长度；

采用第二矢量掩码，以选择性填充对于存储测试位掩码所需的第一矢量寄存器的所述数量的分道；以及

右移位所述数量的分道的最高有效分道，以将跨所述数量的分道的全部而填充的位数调整成等于测试位掩码的位长度。

8.根据权利要求7所述的装置，所述逻辑用以用1选择性地填充第一矢量寄存器的所述数量的分道的所有位。

9.根据权利要求1所述的装置，所述逻辑用以：

在处理器元件的第三矢量寄存器中初始化指示元素出现于的第一串内的位置的位掩码；

在按位逻辑与运算中组合第三矢量寄存器与第一矢量寄存器；以及

确定测试位掩码的MSB位处的位值，以确定是否在序列内发现型式。

10.一种执行串匹配的装置，包括：

处理器元件；以及

逻辑，用以：

接收包括第一串元素的型式，以用在串匹配操作中；

计算存储测试位掩码所需的处理器元件的第一矢量寄存器的分道的数量，所述测试位掩码具有等于第一串的元素数量的位长度；

采用第一矢量掩码，以选择性填充对于存储测试位掩码所需的第一矢量寄存器的所述数量的分道；以及

右移位所述数量的分道的最高有效分道，以将跨所述数量的分道的全部而填充的位数调整成等于测试位掩码的位长度。

11.根据权利要求10所述的装置，所述逻辑用以用1选择性地填充第一矢量寄存器的所述数量的分道的所有位。

12.根据权利要求10所述的装置，所述逻辑用以：

接收包括第二串元素的序列，以用在串匹配操作中，所述串匹配操作标识在序列内型式的出现；

在处理器元件的第三矢量寄存器中初始化指示元素出现于的第一串内的位置的位掩码；

在按位逻辑与运算中组合第三矢量寄存器与第一矢量寄存器；以及

确定测试位掩码的最高有效位(MSB)处的位值，以确定是否在序列内发现型式。

13.根据权利要求12所述的装置，包括显示器，所述逻辑用以视觉地呈现是否在序列内发现型式的指示。