[发明专利]执行串匹配的装置和方法

说明书

技术领域

本文所述的实施例一般涉及使能在位并行匹配中SIMD寄存器的全宽度的高效使用。

背景技术

串匹配算法广泛用于网络安全、加密、商业分析、脚本和标记语言的处理、搜索引擎的领域中，并且用作软件编译器和解释器的组件。作为其普遍使用的结果，众多情形下的可用计算能力的相当大比例致力于执行这些算法。

在串匹配算法中，搜索一个较大的串，为的是在其中另一个较小的串的出现。被搜索的较大的串经常被称为“序列”，而较小的串(为了其出现而搜索较大的串)经常被称为“型式(pattern)”。这两个串都可以由字符、表示诸如DNA序列元素之类的信息的符号或各种类型的数据中的任一个组成。本质上，串是数据元素的一维阵列，一个数据元素用于阵列中的每个位置。用于阵列中每个元素的可能值的集合经常被称为“字母表(alphabet)”。

随着时间的推移，已经设计出串匹配算法的许多变型。在较新近的变型之中是位并行串匹配算法，所述算法采用位值和位掩码(bitmask)来表示在型式和/或序列中每个位置处特定数据值的出现。这些位并行变型中的许多实现相当大的效率，其中型式的长度(即组成型式的一维阵列中的位置的数量)小于或等于处理器的一个或多个寄存器中位的数量。在型式的长度大于处理器的寄存器中位的数量的情况下仍然可以使用这些位并行变型，但是这导致需要在存储器中创建数据结构，以提供更宽的处理器寄存器的等效物。

具有32位或64位宽度的寄存器的处理器久已常见，并且由于许多目的而采用高效地适应位并行串匹配算法的现今足够宽的寄存器。此外，处理器架构中的新近进展已经使得能够引进具有128位、256位和512位寄存器的处理器，因而潜在地以相当大的效率而适应日益更大的型式。然而，考虑到数值数据的典型片段往往需要不多于64位来被表示，更大宽度的寄存器倾向于被细分为64位宽度或更少的两个或更多个分道(lane)，以使得能够并排保持多个数据值。这样的处理器的指令集还利用这样的指令被扩充：所述指令使得能够并行地同时执行那些并排的值上的按位逻辑、算术和其它指令。这样的寄存器和指令往往分别被称为“矢量寄存器”和“矢量指令”。此外，实现具有矢量指令的矢量寄存器的处理器架构被称为SIMD(单指令多数据)架构。细分这样的宽寄存器的方式和实现支持其使用的指令集的方式的一个副产物是仅仅为位的移位操作提供支持的倾向，其中在这些寄存器之一内的分道的一端或两端处的位值丢失。这一个实现细节在支持更长的型式中呈现对于使用这样的非常宽的寄存器的全宽度的阻碍。是关于这些和其它考虑而需要本文所述的实施例的

发明内容

根据一个实施例，执行串匹配的装置包括：处理器元件；以及逻辑，用以：接收包括第一串元素的型式，以用在串匹配操作中；在处理器元件的第一矢量寄存器中实例化测试位掩码，所述第一矢量寄存器包括多个分道；将第一矢量寄存器的多个分道的最高有效位 (MSB)位置处的位值拷贝到第一矢量掩码，作为矢量值；位移位矢量值作为标量值；位移位第一矢量寄存器；采用第一矢量掩码的矢量值，以选择性地填充处理器元件的第二矢量寄存器的分道的最低有效位(LSB)位置；以及在按位逻辑或运算中将第二矢量寄存器组合到第一矢量寄存器中。

附图说明

图1图示在设备之间的交互的实施例的方面。

图2图示图1的实施例的变型的方面。

图3图示图1的实施例中的串匹配的概念方面。

图4a-c图示图3的概念方面的进一步的细节。

图5a-b图示图1的实施例中的串匹配的按位实现的方面。

图6a-e图示图5a-b的实现的另外的方面。

图7图示图1的实施例的一部分的框图。

图8图示第一逻辑流的实施例。

图9图示第二逻辑流的实施例。

图10图示处理架构的实施例。

具体实施方式

各种实施例一般目的在于增强位并行串匹配算法来克服SIMD架构的矢量寄存器的位的移位限制，以使得能够在那些寄存器的情况下使用这样的算法。更具体地，位并行串匹配算法被增强以利用矢量指令来克服位的移位操作中的分道到分道限制，其中在用于一个或多个宽的位掩码的矢量寄存器的分道之间不进位(carry)位值。