[发明专利]用于半导体封装的衬底及其形成方法

说明书

技术领域

本发明涉及半导体封装且更特别地涉及用于半导体封装的衬底，形成该衬底的方法，形成具有该衬底的半导体封装体，及以该衬底封装半导体芯片的方法。

背景技术

可制造性在半导体封装中是重要的考虑，因为它具有对封装成本的直接影响。因此，为减少封装成本，需要具有有助于半导体封装工艺的衬底。

发明内容

因此，在第一方面中，本发明提供形成用于半导体封装的衬底的方法。该方法包括提供载体及在载体上形成多个外垫，形成在载体上的外垫限定了第一导电层。实施模塑操作以便在载体上以模塑化合物形成第一绝缘层。该第一导电层被埋在第一绝缘层中。在该第一导电层上形成多个接合垫、多个导电线路及多个微通孔中的一个或多个，且形成在该第一导电层上的接合垫、导电线路及微通孔中的一个或多个限定了第二导电层。

在第二方面中，本发明提供用于半导体封装的衬底。该衬底包括载体及形成在载体上的多个外垫，且形成在载体上的外垫限定了第一导电层。第一绝缘层以模塑化合物形成在载体上。该第一导电层被埋在第一绝缘层中。多个接合垫、多个导电线路及多个微通孔中的一个或多个形成在该第一导电层上，且形成在该第一导电层上的接合垫、导电线路及微通孔中的一个或多个限定了第二导电层。

在第三方面中，本发明提供封装半导体芯片的方法。该方法包括提供依据所述第一方面的方法形成的用于半导体封装的衬底，将该半导体芯片附接到该衬底的外垫中的一个以及晶粒垫上，利用多个线电气连接该半导体芯片与该衬底的接合垫，以密封剂密封该半导体芯片、线及接合垫，及移除载体以暴露该第一导电层。

在第四方面中，本发明提供半导体封装体，所述半导体封装体包括多个外垫，且外垫限定了第一导电层。该第一导电层被埋在第一绝缘层中，且第一绝缘层以模塑化合物形成。晶粒垫、多个接合垫、多个导电线路及多个微通孔中的一个或多个形成在该第一导电层上，且形成在该第一导电层上的晶粒垫、接合垫、导电线路及微通孔中的一个或多个限定了第二导电层。半导体芯片附接在外垫中的一个及晶粒垫上，且多个线电气连接该半导体芯片与接合垫。密封剂密封该半导体芯片、线及接合垫。

结合附图，本发明的其他方面及优点将通过以下详细描述变得明显，附图以示例的方式示出本发明的原理。

附图说明

本发明的优选实施方案的以下详细说明将在配合附图阅读时更佳地了解。本发明是通过举例说明的且不受限于所附附图，其中类似的附图标记表示类似的元件。应了解的是，附图未依比例绘制且已简化以便容易了解本发明。

图1至图4是显示依据本发明的实施方案的形成用于半导体封装的衬底的方法的放大横截面图；

图5与图6是显示以图4的衬底封装半导体芯片的方法的放大横截面图；

图7是依据本发明另一实施方案的用于半导体封装的衬底的放大横截面图；

图8是以图7的衬底形成的半导体封装体的放大横截面图；

图9与图10是显示形成用于半导体封装的衬底的方法的另一实施方案的放大横截面图；

图11是以图10的衬底形成半导体封装体的放大横截面图；

图12与图13是显示形成用于半导体封装的衬底的方法的又一实施方案的放大横截面图；

图14是以图13的衬底形成的半导体封装体的放大横截面图；

图15至图21是显示依据本发明另一实施方案的形成用于半导体封装的衬底的方法的放大横截面图；

图22是以图21的衬底形成的半导体封装体的放大横截面图；

图23至图27是显示依据本发明再一实施方案的形成用于半导体封装的衬底的方法的放大横截面图；

图28是以图27的衬底形成的半导体封装体的放大横截面图；

图29至图31是显示依据本发明又一实施方案的形成用于半导体封装的衬底的方法的放大横截面图；

图32是显示依据本发明另一实施方案的用于半导体封装的衬底的放大横截面图；

图33是以图31的衬底形成的半导体封装体的放大横截面图；

图34至图36是显示依据本发明再一实施方案的形成用于半导体封装的衬底的方法的放大横截面图；

图37是以图36的衬底形成的半导体封装体的放大横截面图；

图38是依据本发明另一实施方案的用于半导体封装的衬底的外垫的放大横截面图；

图39至图42是显示依据本发明的实施方案的在绝缘层上形成导电薄膜层的方法的放大横截面图；及