[发明专利]移位寄存器

权利要求书

1.一种移位寄存器，其具有将多个单位电路多级连接的结构，该移位寄存器的特征在于：

所述单位电路包括：

输出晶体管，该输出晶体管的第1导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第2导通端子与用于输出所述时钟信号的输出端子连接；

输出控制部，该输出控制部对所述输出晶体管的控制端子切换地施加导通电位和截止电位；和

初始化晶体管，该初始化晶体管的第1导通端子与所述输出晶体管的控制端子连接，该初始化晶体管的控制端子被提供初始化信号，

所述初始化晶体管的第2导通端子与在初始化时具有截止电位、并且在从所述输出端子输出具有导通电位的时钟信号时具有与所述时钟信号相同的电平的导通电位的节点连接。

2.一种移位寄存器，其具有将多个单位电路多级连接的结构，该移位寄存器的特征在于：

所述单位电路包括：

输出晶体管，该输出晶体管的第1导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第2导通端子与用于输出所述时钟信号的输出端子连接；

耐压用晶体管，该耐压用晶体管的第1导通端子与第1节点连接，该耐压用晶体管的第2导通端子与所述输出晶体管的控制端子连接，该耐压用晶体管的控制端子被固定地施加导通电位；

输出控制部，该输出控制部对所述第1节点切换地施加导通电位和截止电位；和

初始化晶体管，该初始化晶体管的第1导通端子与所述第1节点或所述输出晶体管的控制端子连接，该初始化晶体管的控制端子被提供初始化信号，

所述初始化晶体管的第2导通端子与在初始化时具有截止电位、并且在从所述输出端子输出具有导通电位的时钟信号时具有与所述时钟信号相同的电平的导通电位的节点连接。

3.如权利要求1或2所述的移位寄存器，其特征在于：

所述初始化晶体管的第2导通端子与所述输出端子连接。

4.如权利要求3所述的移位寄存器，其特征在于：

所述单位电路还包括输出初始化晶体管，该输出初始化晶体管的第1导通端子与所述输出端子连接，该输出初始化晶体管的第2导通端子被固定地施加截止电位，该输出初始化晶体管的控制端子被提供所述初始化信号。

5.如权利要求1或2所述的移位寄存器，其特征在于：

所述初始化晶体管的第2导通端子与所述时钟端子连接。

6.如权利要求1所述的移位寄存器，其特征在于：

所述输出控制部包括：

置位晶体管，该置位晶体管的第1导通端子被提供对于所述单位电路的输入信号，该置位晶体管的第2导通端子与所述输出晶体管的控制端子连接；

置位控制部，该置位控制部对所述置位晶体管的控制端子切换地施加导通电位和截止电位；和

第2初始化晶体管，该第2初始化晶体管的第1导通端子与所述置位晶体管的控制端子连接，该第2初始化晶体管的控制端子被提供所述初始化信号，

所述第2初始化晶体管的第2导通端子与在初始化时具有截止电位、并且在所述输出晶体管的控制端子被施加导通电位的期间的至少一部分具有与所述输出晶体管的控制端子相同的电平的导通电位的节点连接。

7.如权利要求2所述的移位寄存器，其特征在于：

所述输出控制部包括：

置位晶体管，该置位晶体管的第1导通端子被提供对于所述单位电路的输入信号，该置位晶体管的第2导通端子与所述第1节点连接；

置位控制部，该置位控制部对所述置位晶体管的控制端子切换地施加导通电位和截止电位；和

第2初始化晶体管，该第2初始化晶体管的第1导通端子与所述置位晶体管的控制端子连接，该第2初始化晶体管的控制端子被提供所述初始化信号，

所述第2初始化晶体管的第2导通端子与在初始化时具有截止电位、并且在所述第1节点被施加导通电位的期间的至少一部分具有与所述第1节点相同的电平的导通电位的节点连接。

8.如权利要求6或7所述的移位寄存器，其特征在于：

所述第2初始化晶体管的第2导通端子与用于输入对于所述单位电路的第2输入信号的第2输入端子连接。

9.一种显示装置，其特征在于，包括：

相互平行地配置的多个扫描线；

以与所述扫描线正交的方式相互平行地配置的多个数据线；

与所述扫描线和所述数据线的交点对应地配置的多个像素电路；和

作为驱动所述扫描线的扫描线驱动电路的权利要求1或2所述的移位寄存器。