[发明专利]移位寄存器

说明书

技术领域

本发明涉及移位寄存器，特别涉及适合在显示装置的驱动电路等中使用的移位寄存器。

背景技术

有源矩阵型的显示装置，通过以行单位选择呈二维状配置的像素电路，对选择的像素电路写入与显示数据相应的电压而显示图像。为了以行单位选择像素电路，作为扫描线驱动电路，使用基于时钟信号使输出信号依次移位的移位寄存器。另外，在进行点顺序驱动的显示装置中，在数据线驱动电路的内部设置有同样的移位寄存器。

在液晶显示装置等中，有时会使用用于形成像素电路内的TFT(ThinFilmTransistor：薄膜晶体管)的制造工艺，与像素电路一体地形成像素电路的驱动电路。在该情况下，为了削减制造成本，优选利用与TFT相同的导电类型的晶体管形成包含移位寄存器的驱动电路。

关于移位寄存器，一直以来提出了各种电路。图63是表示专利文献1中记载的移位寄存器的结构的框图。图63所示的移位寄存器，通过将图64所示的单位电路91多级连接而构成，按照图65所示的时序图(timingchart)动作。在该移位寄存器中，采用了自举(bootstrap)方式。以下，设晶体管的阈值电压为Vth，设高电平电位为VDD。

对单位电路91，提供前一级的单位电路91的输出信号OUT(或触发脉冲ST)，作为输入信号IN。当输入信号IN变成高电平时，晶体管Q2导通，节点N1的电位上升至(VDD-Vth)。接着，当时钟信号CK从低电平变化为高电平时，节点N1的电位通过晶体管Q1的栅极-沟道间的电容和电容C1被提升而上升至(VDD-Vth+α)(其中，α与时钟信号CK的振幅大致相等)。通常VDD-Vth+α＞VDD+Vth成立，因此，在时钟信号CK通过晶体管Q1时，时钟信号CK的高电平电位不会下降晶体管Q1的阈值电压的量。因此，能够将没有阈值下降的高电平电位VDD作为输出信号OUT输出。另外，在输出信号OUT的高电平期间，晶体管Q1的栅极-源极间的电压成为(VDD-Vth+α)-VDD＝α-Vth。通过对晶体管Q1的栅极端子提供与时钟信号CK的高电平电位相比足够高的电位，能够使输出信号OUT的钝化减小。

现有技术文献

专利文献

专利文献1:国际公开第2009/34750号

发明内容

发明要解决的技术问题

在此，考虑将上述现有的移位寄存器初始化为非有效状态的情况。为了进行初始化，可以对单位电路91增加图66所示的晶体管Q3、Q4。通过对晶体管Q3、Q4的栅极端子提供高电平的初始化信号INIT，能够将移位寄存器初始化为非有效状态。

但是，如上所述，节点N1的电位通过提升而最高成为(VDD-Vth+α)。另一方面，晶体管Q3的源极电位为0，因此，晶体管Q3的源极-漏极间的电压最高成为(VDD-Vth+α)。当对晶体管的源极-漏极间施加这样的高电压时，有时会产生晶体管的劣化或破坏。作为解决该问题的方法，可以考虑使用双栅极晶体管作为晶体管Q3的方法、或使晶体管Q3的L长度变长的方法。但是，这些方法存在移位寄存器的布局面积增大的问题。

因此，本发明的目的是提供利用与以往不同的方法防止初始化晶体管的劣化和破坏的移位寄存器。

用于解决技术问题的手段

本发明的第1方面是一种移位寄存器，其具有将多个单位电路多级连接的结构，该移位寄存器的特征在于：

上述单位电路包括：

输出晶体管，该输出晶体管的第1导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第2导通端子与用于输出上述时钟信号的输出端子连接；

输出控制部，该输出控制部对上述输出晶体管的控制端子切换地施加导通电位和截止电位；和

初始化晶体管，该初始化晶体管的第1导通端子与上述输出晶体管的控制端子连接，该初始化晶体管的控制端子被提供初始化信号，

上述初始化晶体管的第2导通端子与在初始化时具有截止电位、并且在从上述输出端子输出具有导通电位的时钟信号时具有与上述时钟信号相同的电平的导通电位的节点连接。

本发明的第2方面是一种移位寄存器，其具有将多个单位电路多级连接的结构，该移位寄存器的特征在于：

上述单位电路包括：

输出晶体管，该输出晶体管的第1导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第2导通端子与用于输出上述时钟信号的输出端子连接；