[发明专利]移位寄存器有效
| 申请号： | 201480016839.2 | 申请日： | 2014-02-17 |
| 公开（公告）号： | CN105051826B | 公开（公告）日： | 2018-02-02 |
| 发明（设计）人： | 村上祐一郎;佐佐木宁;古田成;西修司;横山真 | 申请（专利权）人： | 夏普株式会社 |
| 主分类号： | G11C19/28 | 分类号： | G11C19/28;G09G3/20;G09G3/36;G11C19/00 |
| 代理公司： | 北京尚诚知识产权代理有限公司11322 | 代理人： | 龙淳,池兵 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 移位寄存器 | ||
1.一种具有将多个单位电路多级连接的结构的移位寄存器，其特征在于：
所述单位电路包括：
输出晶体管，该输出晶体管的第一导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第二导通端子与用于输出所述时钟信号的输出端子连接；
输出对所述输出晶体管的控制端子供给的导通电位的导通电位输出部；
置位晶体管，该置位晶体管的第一导通端子被供给所述导通电位输出部的输出，该置位晶体管的第二导通端子与所述输出晶体管的控制端子连接；和
置位控制部，其对所述置位晶体管的控制端子切换地施加导通电位与截止电位，
所述置位控制部在所述输出晶体管的控制端子被供给导通电位的期间的一部分，将所述置位晶体管的控制端子控制为浮置状态，
所述导通电位输出部输出针对所述单位电路的输入信号，
所述置位控制部包括第一导通端子被供给第二时钟信号，第二导通端子与所述置位晶体管的控制端子连接的晶体管，
所述置位控制部的晶体管的控制端子被供给针对所述单位电路的第二输入信号，
所述输入信号是上一级的单位电路的输出信号，所述第二输入信号是2级前的单位电路的输出信号。
2.如权利要求1所述的移位寄存器，其特征在于：
所述单位电路在所述置位晶体管的第二导通端子与所述输出晶体管的控制端子之间还设置有耐压用晶体管，该耐压用晶体管的控制端子被固定地施加导通电位。
3.一种具有将多个单位电路多级连接的结构的移位寄存器，其特征在于：
所述单位电路包括：
输出晶体管，该输出晶体管的第一导通端子与用于输入时钟信号的时钟端子连接，该输出晶体管的第二导通端子与用于输出所述时钟信号的输出端子连接；
输出对所述输出晶体管的控制端子供给的导通电位的导通电位输出部；
置位晶体管，该置位晶体管的第一导通端子被供给所述导通电位输出部的输出，该置位晶体管的第二导通端子与所述输出晶体管的控制端子连接；和
置位控制部，其对所述置位晶体管的控制端子切换地施加导通电位与截止电位，
所述置位控制部在所述输出晶体管的控制端子被供给导通电位的期间的一部分，将所述置位晶体管的控制端子控制为浮置状态，
所述导通电位输出部输出针对所述单位电路的第一输入信号，
所述置位控制部包括第一导通端子被供给针对所述单位电路的第二输入信号，第二导通端子与所述置位晶体管的控制端子连接的晶体管，
所述输入信号是上一级的单位电路的输出信号，所述第二输入信号是2级前的单位电路的输出信号。
4.如权利要求3所述的移位寄存器，其特征在于：
所述置位控制部的晶体管的控制端子被固定地施加导通电位。
5.如权利要求3所述的移位寄存器，其特征在于：
所述置位控制部的晶体管的控制端子被供给第二时钟信号。
6.如权利要求3所述的移位寄存器，其特征在于：
所述置位控制部的晶体管的控制端子被供给所述第二输入信号。
7.如权利要求6所述的移位寄存器，其特征在于：
所述第一导通端子与所述控制端子连接。
8.如权利要求3～7中任一项所述的移位寄存器，其特征在于：
所述单位电路在所述置位晶体管的第二导通端子与所述输出晶体管的控制端子之间还设置有耐压用晶体管，该耐压用晶体管的控制端子被固定地施加导通电位。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社，未经夏普株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201480016839.2/1.html，转载请声明来源钻瓜专利网。
