[发明专利]移位寄存器

说明书

技术领域

本发明涉及移位寄存器，特别是涉及适合在显示装置的驱动电路 等中使用的移位寄存器。

背景技术

有源矩阵型的显示装置以行单位选择呈二维状配置的像素电路， 将与显示数据相应的电压写入到所选择的像素电路中，由此显示图像。 为了以行单位选择像素电路，作为扫描线驱动电路，使用基于时钟信 号依次将输出信号移位的移位寄存器。另外，在进行点顺序驱动的显 示装置中，在数据线驱动电路的内部设置有同样的移位寄存器。

在液晶显示装置等中，使用用于形成像素电路内的TFT(Thin Film Transistor：薄膜晶体管)的制造工艺，将像素电路的驱动电路与像素 电路形成为一体。在这种情况下，为了削减制造成本，优选用与TFT 相同的导电型的晶体管形成包含移位寄存器的驱动电路。

对于移位寄存器，根据现有技术提案有多种电路。图61是表示专 利文献1中记载的移位寄存器的结构的框图。图61所示的移位寄存器， 通过将图62所示的单位电路91多级连接而构成，按照图63所示的时 序图动作。在该移位寄存器中，采用自举(bootstrap)方式。以下将晶 体管的阈值电压设为Vth，将高电平电位设为VDD。

对单位电路91供给前级的单位电路91的输出信号OUT(或开始 脉冲ST)作为输入信号IN。当输入信号IN为高电平时，晶体管Q2 导通，节点N1的电位上升至(VDD－Vth)。接着，当时钟信号CK从 低电平变为高电平时，因晶体管Q1的栅极－沟道间的电容和电容C1， 节点N1的电位被上顶而上升至(VDD－Vth+α)(其中，α与时钟信 号CK的振幅大致相当)。通常VDD－Vth+α＞VDD+Vth成立，所以 当时钟信号CK通过晶体管Q1时，时钟信号CK的高电平电位只降低 晶体管Q1的阈值电压的量。因此，能够将没有阈值回落的高电平电位 VDD作为输出信号OUT输出。另外，在输出信号OUT的高电平期间， 晶体管Q1的栅极－源极间的电压为(VDD－Vth+α)－VDD＝α－Vth。 通过对晶体管Q1的栅极端子供给比时钟信号CK的高电平电位充分高 的电位，能够减小输出信号OUT的变弱。

现有技术文献

专利文献

专利文献1：国际公开第2009/34750号

发明内容

发明要解决的技术问题

但是，在上述现有的移位寄存器中，当晶体管的阈值电压高时会 产生以下问题。晶体管的阈值电压，存在因制造偏差而原本就高的情 况和因温度变化、晶体管的劣化而变高的情况。在阈值电压Vth高的 情况下，晶体管Q2的导通电流减少，所以在输入信号IN的高电平期 间内存在节点N1的电位没到达(VDD－Vth)的情况。例如在输入信 号IN变为低电平的时刻，节点N1的电位为(VDD－Vth－β)(其中β ＞0)的情况下，在输出信号OUT的高电平期间，晶体管Q1的栅极－ 源极间的电压为(VDD－Vth－β+α)－VDD＝α－Vth－β。晶体管Q1 的栅极电位越接近时钟信号CK的高电平电位，输出信号OUT的变弱 越大。另外，当晶体管的劣化进行，β进一步变大时，存在VDD－Vth －β+α＜VDD+Vth成立的情况。在这种情况下，输出信号OUT的电 位低于VDD，所以存在移位寄存器误动作的情况。

因此，本发明的目的在于提供一种对晶体管的阈值电压的变动有 大的动作裕度(动作范围，operation margin)的移位寄存器。

用于解决问题的方法

本发明的第一方面为具有将多个单位电路多级连接的结构的移位 寄存器，其特征在于：

上述单位电路包括：

输出晶体管，该输出晶体管的第一导通端子与用于输入时钟信号 的时钟端子连接，该输出晶体管的第二导通端子与用于输出上述时钟 信号的输出端子连接；

输出对上述输出晶体管的控制端子供给的导通电位的导通电位输 出部；

置位晶体管，该置位晶体管的第一导通端子被供给上述导通电位 输出部的输出，该置位晶体管的第二导通端子与上述输出晶体管的控 制端子连接；和

置位控制部，其对上述置位晶体管的控制端子切换地施加导通电 位与截止电位，

上述置位控制部在上述输出晶体管的控制端子被供给导通电位的 期间的一部分，将上述置位晶体管的控制端子控制为浮置状态。

本发明的第二方面为具有将多个单位电路多级连接的结构的移位 寄存器，其特征在于：

上述单位电路包括：