[发明专利]封装上封装结构

说明书

相关申请的交叉引用

本申请要求享有2014年2月10日提交的美国专利申请No.14/176,695的优先权，该美国专利申请要求享有2013年2月11日提交的美国临时申请No.61/763,285的优先权，该申请的全部说明书在此通过引用整体并入本文。该申请也是2012年8月13日提交的美国专利申请No.13/584,027的部分继续申请，其要求享有2011年8月19日提交的美国临时申请No.61/525,521的优先权，该申请的全部说明书在此通过引用整体并入本文。

技术领域

本公开的实施例涉及封装上封装的结构，并且更具体地涉及并入具有裸片朝下倒装的结构的基底封装的封装布置。

背景技术

在此提供背景技术描述的目的是大致展示本公开的上下文。目前称为发明人对于背景技术部分中描述的、以及可以另外在递交时获得现有技术资格的说明的特征方面的工作并未清楚地或者隐含地承认作为本公开的现有技术。

通常，在具有许多的多芯片封装布置中，封装布置被布置为封装上封装(PoP)布置或者多芯片模块(MCM)布置中的任一种。这些封装布置倾向于相当厚(例如大约1.7毫米至2.0毫米)。

PoP布置可以包括组合了相互层叠的两个或多个封装的集成电路。例如，PoP布置可以配置具有两个或多个存储器装置封装。PoP布置也可以配置具有混合逻辑存储堆叠，其包括在底部封装中的逻辑以及在顶部封装中的存储器，反之亦然。

通常，与位于PoP布置底部上的封装(在此称作“底部封装”)相关联的裸片将位于底部封装之上的封装(在此称作“顶部封装”)的占位面积限定为某个尺寸。额外地，该配置通常将顶部封装限制为两行外周焊料球。该封装布置1100的示例示出在图11中并且包括顶部封装1102和底部封装1104。如图可见，底部封装1104包括经由粘合剂1110附接至衬底1108的裸片1106。裸片1106经由采用引线1112的引线键合工艺而耦合至衬底1108。焊料球1114提供用于将封装布置1100耦合至另一衬底(未示出)，诸如例如印刷电路板(PCB)。顶部封装1102包括耦合至衬底1116的裸片1116。焊料球1120提供用于将顶部封装1102耦合至底部封装1104。顶部封装1102可以包括外壳1122，通常形式为密封剂，如果需要。如图可见，由于存在裸片1106和底部封装1104的外壳1124(通常形式为密封剂并且可以包括或不包括)，可以仅提供两行焊料球1120。因此，顶部封装可以需要具有更大的尺寸或占位面积以当顶部封装附接至底部封装时避免底部封装的裸片1106。该封装布置1100也可以存在顶部封装1102相对于裸片1106和/或外壳1124具有空隙的问题。

图11示出了封装布置1200的另一示例，其中已经采用模塑阵列工艺(MAP)形成了底部封装1204。底部封装1204类似于图11的底部封装1104并且包括密封剂1206。通常蚀刻密封剂1206以暴露焊料球1208。备选地，蚀刻密封剂1206，并且随后焊料球1208沉积在开口1210内。由于裸片1106和密封剂1206的存在，该封装布置1200再次仅允许在顶部封装1102的外周周围包括两行焊料球1120。该封装布置1200也可以存在顶部封装1102相对于裸片1106和密封剂1206具有空隙的问题，以及相对于开口1210对准的问题。

发明内容

在各个实施例中，本公开提供了一种封装上封装布置，包括第一封装，第一封装包含衬底层，衬底层包括(i)顶侧和(ii)与顶侧相对的底侧，其中衬底层的顶侧限定了基本平坦的表面，以及耦合至衬底层的底侧的第一裸片。封装上封装布置也包括第二封装，第二封装包括多行焊料球以及(i)有源部件或(ii)无源部件中的一个或两个中的至少一个。第二封装经由多行焊料球附接至第一封装的衬底层的顶侧的基本平坦的表面。(i)有源部件或(ii)无源部件的一个或两个的至少一个附接至第一封装的衬底层的顶侧的基本平坦的表面。

在各个实施例中，本公开也提供了一种方法，该方法提供包括衬底层的第一封装，其中衬底层包括(i)顶侧和(ii)与顶侧相对的底侧，其中衬底层的顶侧限定了基本平坦的表面，以及其中第一封装进一步包括耦合至衬底层的底侧的第一裸片。该方法进一步包括提供具有附接至第二封装的底侧的多行焊料球的第二封装，经由第二封装的多行焊料球将第二封装附接至第一封装的基本平坦的表面，以及将(i)有源部件或(ii)无源部件的中一个或两个中的至少一个附接至第一封装的衬底层的顶侧的基本平坦的表面。