[发明专利]感测放大器局部反馈以控制位线电压

说明书

描述了用于使用闭环反馈来对位线预充电的方法。在一种实施方式中，感测放大器可以包括用于在对连接至位线的存储器单元进行感测之前将该位线设置成读取电压的位线预充电电路。该位线预充电电路可以包括具有第一栅极和第一源极节点的为源极跟随器配置的第一晶体管，其中，第一源极节点电耦接至位线。通过施加从第一源极节点至第一栅极的局部反馈，可以减小位线建立时间。在一些情况下，可以基于从第一位线吸取的第一电流来确定施加至第一栅极的第一电压。从而，施加至第一栅极的第一电压可以取决于连接至位线的选中的存储器单元的传导率而随时间变化。

优先权要求

本申请要求于2013年5月21日提交的题为“VERTICAL CROSS POINT RERAM SALOCAL FEEDBACK TO CONTROL BIT LINE VOLTAGE”的美国临时申请第61/825,878号的优先权，其全部内容通过引用并入本文中。

背景技术

半导体存储器广泛地用于各种电子设备例如移动计算设备、移动电话、固态驱动器、数字摄影装置、个人数字助理、医疗电子器械、服务器以及非移动计算设备。半导体存储器可以包括非易失性存储器或易失性存储器。非易失性存储器设备使得甚至在非易失性存储器设备未连接至电源(例如，电池)时都能够存储或保留信息。非易失性存储器的示例包括闪速存储器(例如，NAND型闪速存储器和NOR型闪速存储器)、电可擦除可编程只读存储器(EEPROM)、铁电存储器(例如，FeRAM)、磁阻式存储器(例如，MRAM)以及相变存储器(例如，PRAM)。近年来，非易失性存储器设备已经规模化以降低每位的成本。然而，随着工艺几何尺寸缩小，呈现出许多设计和工艺挑战。这些挑战包括：存储器单元I-V特性的可变性增大，存储器单元感测电流减小以及位线建立时间增大。

附图说明

图1A图示了存储器系统和主机的一种实施方式。

图1B图示了存储磁心控制电路的一种实施方式。

图1C图示了存储磁心的一种实施方式。

图1D图示了存储器盘位的一种实施方式。

图1E图示了存储器块的一种实施方式。

图1F图示了存储器盘位的另一实施方式。

图2A图示了与图1F的存储器盘位对应的示意图的一种实施方式。

图2B图示了与以下存储器盘位布置对应的示意图的一种实施方式，在该存储器盘位布置中，存储器块之间共享字线与位线并且行解码器和列解码器两者分离。

图3A图示了单片式三维存储器阵列的一部分的一种实施方式。

图3B图示了存储器单元的子集以及三维存储器阵列的一种实施方式的布线层。

图3C至图3D图示了交叉点存储器阵列的各种实施方式。

图4A图示了单片式三维存储器阵列的一部分的一种实施方式。

图4B图示了包括非易失性存储器材料的竖直条的单片式三维存储器阵列的一部分的一种实施方式。

图5A图示了ReRAM存储器单元和浮栅晶体管的IV特性的一种实施方式。

图5B图示了包括为源极跟随器配置的第一晶体管以及提供闭环反馈以调节位线电压的放大器的位线预充电电路的一种实施方式。

图5C图示了包括为源极跟随器配置的第一晶体管以及提供闭环反馈以调节位线电压的包括第二晶体管的放大器的位线预充电电路的另一实施方式。

图5D图示了读/写电路以及存储器阵列的一部分的一种实施方式。

图5E图示了包括位线预充电电路的读/写电路的一种实施方式。