[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件，尤其是涉及将多个场效应晶体管共源共栅(cascode)连接的半导体器件。

背景技术

现有技术中已知具有多个场效应晶体管的半导体器件。作为一个例子，在图9和图10中表示现有的半导体器件900。图9是半导体器件900的侧面图，图10是半导体器件900的俯视图。

如图9和图10所示，半导体器件900包括共源共栅连接的常导通型MOSFET(metal-oxide-semiconductorfield-effecttransistor：金属氧化物半导体场效应晶体管)302和常截止型MOSFET303。常导通型MOSFET302为横型器件，常截止型MOSFET303为纵型器件。

如图9所示，常导通型MOSFET302以形成有源极端子305、漏极端子306和栅极端子307的面在上的方式，被芯片焊接(diebond)在衬底301上。另外，常截止型MOSFET303以形成有源极端子310和栅极端子311的面在上，以形成有漏极端子312的面在下的方式，被芯片焊接在衬底301上。常截止型MOSFET303的栅极端子311经由Al线320与外部取出端子(栅极输入端子)321焊接。另外，常导通型MOSFET302的栅极端子307经由Al线322与外部取出端子(GND端子)318焊接。

如图10所示，常导通型MOSFET302的源极端子305经由Al线315与衬底301的端子313焊接。此外，在端子313电连接有常截止型MOSFET303的漏极端子312。另外，常导通型MOSFET302的漏极端子306经由Al线316与衬底301上的外部取出端子(输出端子)焊接319。常截止型MOSFET303的源极端子310经由Al线317与外部取出端子(GND端子)318焊接。

在半导体器件900中，由于Al线315、316、317、320、322的原因，在共源共栅连接电路中产生比较高的寄生电感，因此，结果是存在电路整体的阻抗变高的问题。另外，在半导体器件900中，由于常导通型MOSFET302和常截止型MOSFET303在衬底301上并列地配置，所以衬底301的面积不得不变大。因此，存在半导体器件900难以组装到设备中，或者能够搭载到设备中的数量较少的问题。

另一方面，在专利文献1中公开了具有第一半导体芯片和第二半导体芯片的半导体器件。在上述半导体器件中，第一半导体芯片和第二半导体芯片层叠在衬底上，并且经由导电性凸起(bump)与衬底的电极倒装式(flip-chip)接合，由此降低电路的电感。

在专利文献1中记载的半导体器件的电路工作中，第一半导体芯片和第二半导体芯片与衬底和外部连接端子的连接部位的电感是重要的。但是，在上述电路中，第一半导体芯片和第二半导体芯片经由导电性凸起与衬底和外部连接端子连接。因为该导电性凸起的电感较大，所以上述半导体器件存在着不能够充分地降低在电路工作中重要的电感的问题。

现有技术文献

专利文献

专利文献1：特开2011-54652号公报(2011年3月17日公开)

发明内容

发明要解决的技术问题

本发明鉴于上述的问题点而完成，其目的在于提供一种能够降低在共源共栅连接电路的工作中最重要的电感，提高电路的工作性能的半导体器件。

用于解决问题的技术手段

为了解决上述问题，本发明的一个方式的半导体器件由多个场效应晶体管共源共栅连接而成，包括：常截止型场效应晶体管，其为上述多个场效应晶体管中的一个，具有形成有栅极电极和漏极电极的第一主面和形成有源极电极的第二主面；和芯片焊盘，其具有与上述常截止型场效应晶体管的第二主面接触的第一主面，且兼作该半导体器件的源极端子。

发明效果

根据本发明的一个方式，能够降低在共源共栅连接电路的工作中最重要的电感，提高电路的工作性能。

附图说明

图1是表示本发明的一个方式的半导体器件的结构的俯视图。

图2是图1所示的半导体器件的侧面图。

图3是图1所示的半导体器件的电路图。

图4是表示本发明的其它实施方式的半导体器件的结构的俯视图。

图5是表示本发明的其它实施方式的半导体器件的结构的俯视图。

图6是图5所示的半导体器件的侧面图。

图7是表示本发明的其它实施方式的半导体器件的结构的俯视图。

图8是具有图1所示的半导体器件的电子设备的截面图。